1. 跨時(shí)鐘域問題的本質(zhì)與工程背景1.1 為什么單時(shí)鐘設(shè)計(jì)思維會在多時(shí)鐘系統(tǒng)里翻車做 FPGA 開發(fā)到一定階段幾乎所有人都會撞上同一堵墻設(shè)計(jì)里出現(xiàn)了兩個(gè)甚至多個(gè)時(shí)鐘?？赡苁峭獠?ADC 送進(jìn)來的采樣時(shí)鐘和系統(tǒng)主時(shí)鐘不同源可能是 DDR 控制器跑在 400MHz 而邏輯側(cè)只有 100MHz也可能是圖像傳感器出來的像素時(shí)鐘和顯示接口的時(shí)鐘各走各的。這時(shí)候如果你還按照單時(shí)鐘域那套思路直接用一根線把 A 時(shí)鐘域的信號拉到 B 時(shí)鐘域去用綜合工具不會報(bào)錯(cuò)實(shí)現(xiàn)也不會報(bào)錯(cuò)但板子跑起來就是時(shí)好時(shí)壞——有時(shí)候上電正常溫度一變就出錯(cuò)有時(shí)候復(fù)位幾次能用跑幾個(gè)小時(shí)又崩了。這個(gè)現(xiàn)象的根源就是亞穩(wěn)態(tài)Metastability。觸發(fā)器在采樣時(shí)如果數(shù)據(jù)跳變恰好落在時(shí)鐘有效沿附近的建立時(shí)間Setup和保持時(shí)間Hold窗口內(nèi)觸發(fā)器的輸出就會進(jìn)入一個(gè)既不是高也不是低的中間狀態(tài)并且這個(gè)狀態(tài)維持多久是不確定的。它可能在半個(gè)周期內(nèi)自己收斂到穩(wěn)定值也可能拖到下一個(gè)時(shí)鐘沿還沒穩(wěn)定導(dǎo)致后級電路采到錯(cuò)誤的值甚至把錯(cuò)誤值繼續(xù)往下傳播形成連鎖失效。我見過太多新手在這個(gè)問題上栽跟頭。有個(gè)很典型的場景用 50MHz 的系統(tǒng)時(shí)鐘去讀一個(gè) 25MHz 外部器件送來的數(shù)據(jù)覺得我時(shí)鐘比它快一倍肯定能采到結(jié)果跑起來數(shù)據(jù)偶爾錯(cuò)一位。原因就是兩個(gè)時(shí)鐘完全異步相位關(guān)系隨機(jī)漂移總有一些邊沿會撞在采樣窗口上?？鐣r(shí)鐘域CDCClock Domain Crossing處理不是可選項(xiàng)而是多時(shí)鐘設(shè)計(jì)的必修課。1.2 亞穩(wěn)態(tài)到底是怎么產(chǎn)生的從觸發(fā)器內(nèi)部結(jié)構(gòu)說起要真正理解 CDC得先搞清楚觸發(fā)器為什么會亞穩(wěn)態(tài)。一個(gè) D 觸發(fā)器內(nèi)部本質(zhì)上是兩級鎖存器級聯(lián)靠正反饋維持狀態(tài)。當(dāng) D 端數(shù)據(jù)在時(shí)鐘沿附近變化時(shí)第一級鎖存器可能被推到一個(gè)半開半閉的平衡點(diǎn)就像把一個(gè)球放在山頂上——理論上它能停住但任何微小擾動都會讓它滾向某一邊。這個(gè)滾落的時(shí)間就是決斷時(shí)間Resolution Time它服從指數(shù)分布意味著絕大多數(shù)情況很快收斂但極小概率會拖得很長。工程上我們用MTBF平均無故障時(shí)間來量化這個(gè)風(fēng)險(xiǎn)MTBF e^(t_r / τ) / (T_0 × f_clk × f_data)其中 t_r 是留給觸發(fā)器決斷的時(shí)間τ 和 T_0 是工藝相關(guān)的常數(shù)f_clk 是采樣時(shí)鐘頻率f_data 是數(shù)據(jù)變化頻率。這個(gè)公式告訴我們幾個(gè)關(guān)鍵結(jié)論留給決斷的時(shí)間 t_r 越長MTBF 指數(shù)級增長采樣時(shí)鐘越快、數(shù)據(jù)翻轉(zhuǎn)越頻繁MTBF 越差。所以兩級同步器的本質(zhì)就是給第一級觸發(fā)器整整一個(gè)時(shí)鐘周期去決斷第二級再去采它已經(jīng)穩(wěn)定的輸出。注意亞穩(wěn)態(tài)無法被消除只能被降低到可接受的概率。任何聲稱能完全消除亞穩(wěn)態(tài)的方案都是不嚴(yán)謹(jǐn)?shù)?。我們的目?biāo)是讓 MTBF 遠(yuǎn)大于產(chǎn)品壽命比如做到幾百年甚至幾萬年。1.3 CDC 問題的兩大分類單比特與多比特實(shí)際工程里跨時(shí)鐘域信號可以分成兩大類處理方式完全不同單比特控制信號比如使能、復(fù)位、握手請求、中斷標(biāo)志。這類信號同一時(shí)刻只有一個(gè)比特在變用兩級同步器就能安全傳遞。多比特?cái)?shù)據(jù)總線比如 ADC 采樣值、圖像像素、DDR 讀寫數(shù)據(jù)。這類信號多個(gè)比特同時(shí)變化如果每個(gè)比特各自同步由于走線延遲和觸發(fā)器差異可能采到半新半舊的組合值這就是數(shù)據(jù)一致性問題。多比特跨時(shí)鐘域又分兩種思路一種是握手同步用單比特握手信號保證數(shù)據(jù)穩(wěn)定后再采另一種是異步 FIFO用格雷碼指針加雙端口 RAM實(shí)現(xiàn)高吞吐的連續(xù)數(shù)據(jù)傳遞。異步 FIFO 是本文的重點(diǎn)也是實(shí)際項(xiàng)目里用得最多的方案。2. 兩級同步器的設(shè)計(jì)細(xì)節(jié)與常見誤區(qū)2.1 兩級同步器的標(biāo)準(zhǔn)寫法與參數(shù)選擇單比特信號跨時(shí)鐘域最經(jīng)典的就是兩級觸發(fā)器同步器。代碼本身很簡單但細(xì)節(jié)決定成敗// 兩級同步器將異步輸入同步到 clk_b 時(shí)鐘域 reg sync_meta, sync_out; always (posedge clk_b or negedge rst_n) begin if (!rst_n) begin sync_meta 1b0; sync_out 1b0; end else begin sync_meta async_in; // 第一級可能亞穩(wěn)態(tài) sync_out sync_meta; // 第二級輸出已穩(wěn)定 end end這里有幾個(gè)關(guān)鍵點(diǎn)必須注意。第一兩級觸發(fā)器必須放在同一個(gè)時(shí)鐘域也就是都用 clk_b 驅(qū)動中間不能插入組合邏輯。第二第一級觸發(fā)器的輸出除了送給第二級不允許扇出到任何其他地方否則亞穩(wěn)態(tài)會擴(kuò)散。第三復(fù)位信號的處理要小心如果復(fù)位本身也是異步的那復(fù)位釋放時(shí)同樣有亞穩(wěn)態(tài)風(fēng)險(xiǎn)需要做復(fù)位同步。關(guān)于級數(shù)選擇兩級是絕大多數(shù)場景的默認(rèn)值。如果時(shí)鐘頻率特別高比如 500MHz 以上或者對可靠性要求極高比如航天、醫(yī)療可以考慮三級。但級數(shù)不是越多越好每多一級就多一個(gè)周期延遲對時(shí)序敏感的控制信號要權(quán)衡。2.2 快時(shí)鐘到慢時(shí)鐘脈沖丟失的坑兩級同步器有個(gè)隱藏陷阱當(dāng)信號從快時(shí)鐘域傳到慢時(shí)鐘域時(shí)如果快時(shí)鐘域的脈沖寬度小于慢時(shí)鐘域的一個(gè)周期這個(gè)脈沖可能被完全漏掉。比如 100MHz 時(shí)鐘域產(chǎn)生一個(gè) 10ns 的脈沖要傳到 25MHz 時(shí)鐘域周期 40ns慢時(shí)鐘很可能在脈沖出現(xiàn)和消失之間都沒采到。解決辦法是脈沖展寬或者握手協(xié)議。脈沖展寬的思路是在快時(shí)鐘域把脈沖拉寬到至少慢時(shí)鐘域兩個(gè)周期以上確保慢時(shí)鐘一定能采到。更穩(wěn)妥的做法是用電平握手快時(shí)鐘域把信號拉高后保持直到慢時(shí)鐘域采到并回一個(gè)應(yīng)答信號快時(shí)鐘域收到應(yīng)答后再拉低。這樣雖然延遲大但絕對可靠。// 快時(shí)鐘域請求信號保持到收到應(yīng)答 always (posedge clk_fast or negedge rst_n) begin if (!rst_n) req 1b0; else if (start_pulse) req 1b1; else if (ack_sync) req 1b0; end2.3 慢時(shí)鐘到快時(shí)鐘相對簡單但不能大意反過來慢時(shí)鐘域的信號傳到快時(shí)鐘域因?yàn)榭鞎r(shí)鐘一定能采到慢信號的多個(gè)周期所以不會丟脈沖。但要注意信號寬度慢時(shí)鐘域的一個(gè)周期在快時(shí)鐘域看來可能持續(xù)好幾個(gè)周期如果下游邏輯對這個(gè)信號做了邊沿檢測可能會誤觸發(fā)多次。這時(shí)候需要在快時(shí)鐘域做邊沿檢測把電平信號轉(zhuǎn)成單周期脈沖。// 在快時(shí)鐘域檢測慢信號的上升沿 reg sig_d1, sig_d2; always (posedge clk_fast or negedge rst_n) begin if (!rst_n) begin sig_d1 1b0; sig_d2 1b0; end else begin sig_d1 sig_sync; // 已同步的信號 sig_d2 sig_d1; end end wire rising_edge sig_d1 ~sig_d2;實(shí)操心得邊沿檢測一定要用同步后的信號不能直接對異步信號做邊沿檢測否則亞穩(wěn)態(tài)會導(dǎo)致誤觸發(fā)。我早期就犯過這個(gè)錯(cuò)直接對異步輸入做上升沿檢測結(jié)果系統(tǒng)偶爾會多觸發(fā)一次查了好久才發(fā)現(xiàn)是亞穩(wěn)態(tài)在作怪。3. 異步 FIFO 的核心原理與格雷碼指針3.1 為什么異步 FIFO 是多比特 CDC 的最優(yōu)解多比特?cái)?shù)據(jù)跨時(shí)鐘域握手同步雖然可靠但吞吐率低——每傳一個(gè)數(shù)據(jù)都要等一個(gè)來回握手延遲大。如果數(shù)據(jù)是連續(xù)流比如 ADC 采樣、圖像像素握手根本跟不上。異步 FIFO 的思路是用一塊雙端口 RAM做緩沖寫端口在寫時(shí)鐘域讀端口在讀時(shí)鐘域兩邊各自維護(hù)讀寫指針通過格雷碼把指針跨時(shí)鐘域傳遞實(shí)現(xiàn)空滿判斷。異步 FIFO 的精妙之處在于數(shù)據(jù)本身不跨時(shí)鐘域只有指針跨時(shí)鐘域。而指針用格雷碼編碼后相鄰兩個(gè)值之間只有一位變化這樣即使采樣時(shí)采到半新半舊的值也只會偏差一個(gè)位置不會出現(xiàn)完全錯(cuò)誤的值。這就是格雷碼在 CDC 里的核心價(jià)值。3.2 格雷碼為什么能解決多比特同步問題普通二進(jìn)制碼從 3011變到 4100時(shí)三位同時(shí)翻轉(zhuǎn)。如果這三位分別同步到另一個(gè)時(shí)鐘域由于延遲差異可能采到 011、111、101、100 等各種組合其中 111 和 101 都是錯(cuò)誤值。而格雷碼從 30010變到 40110只有一位變化采樣時(shí)要么采到舊值 0010要么采到新值 0110絕不會出現(xiàn)中間的錯(cuò)誤組合。二進(jìn)制轉(zhuǎn)格雷碼的公式很簡單// 二進(jìn)制轉(zhuǎn)格雷碼 gray bin ^ (bin 1); // 格雷碼轉(zhuǎn)二進(jìn)制 bin[N-1] gray[N-1]; for (i N-2; i 0; i i - 1) bin[i] bin[i1] ^ gray[i];在異步 FIFO 里讀寫指針都用格雷碼表示跨時(shí)鐘域時(shí)各自經(jīng)過兩級同步器然后在本時(shí)鐘域轉(zhuǎn)回二進(jìn)制用于地址計(jì)算和空滿判斷。這里有個(gè)細(xì)節(jié)指針位寬要比地址位寬多一位多出來的最高位用來區(qū)分繞圈——比如 8 深度 FIFO地址用 3 位指針用 4 位最高位翻轉(zhuǎn)表示指針已經(jīng)繞過一圈。3.3 空滿判斷的邏輯與保守判斷原則異步 FIFO 的空滿判斷是設(shè)計(jì)難點(diǎn)因?yàn)樽x寫指針分屬兩個(gè)時(shí)鐘域你永遠(yuǎn)無法在同一時(shí)刻看到兩個(gè)指針的真實(shí)值。工程上采用保守判斷原則空判斷在讀時(shí)鐘域把同步過來的寫指針和本地讀指針比較如果相等就認(rèn)為空。由于寫指針同步有延遲實(shí)際可能已經(jīng)寫了新數(shù)據(jù)但保守認(rèn)為空是安全的——最多讓讀端多等一會不會讀出無效數(shù)據(jù)。滿判斷在寫時(shí)鐘域把同步過來的讀指針和本地寫指針比較如果寫指針即將追上讀指針就認(rèn)為滿。同樣因?yàn)樽x指針同步有延遲實(shí)際可能已經(jīng)讀了數(shù)據(jù)但保守認(rèn)為滿是安全的——最多讓寫端多等一會不會覆蓋未讀數(shù)據(jù)。這種保守判斷的代價(jià)是 FIFO 的實(shí)際可用深度可能略小于理論深度但換來的是絕對的數(shù)據(jù)安全。實(shí)際項(xiàng)目中我通常會把 FIFO 深度設(shè)計(jì)得比理論需求大一些留出余量。// 滿判斷寫指針的下一個(gè)格雷碼等于同步過來的讀指針 wire full (wgray_next rgray_sync); // 空判斷讀指針等于同步過來的寫指針 wire empty (rgray wgray_sync);4. 異步 FIFO 的完整實(shí)現(xiàn)與 Vivado 實(shí)操4.1 手寫異步 FIFO 的完整代碼框架下面給出一版經(jīng)過實(shí)際項(xiàng)目驗(yàn)證的異步 FIFO 核心代碼深度 16數(shù)據(jù)位寬 8module async_fifo #( parameter DATA_WIDTH 8, parameter ADDR_WIDTH 4 // 深度 2^ADDR_WIDTH 16 )( input wire wr_clk, input wire wr_rst_n, input wire wr_en, input wire [DATA_WIDTH-1:0] wr_data, output wire full, input wire rd_clk, input wire rd_rst_n, input wire rd_en, output wire [DATA_WIDTH-1:0] rd_data, output wire empty ); // 雙端口 RAM reg [DATA_WIDTH-1:0] mem [0:(1ADDR_WIDTH)-1]; // 讀寫指針格雷碼多一位 reg [ADDR_WIDTH:0] wgray 0, wbin 0; reg [ADDR_WIDTH:0] rgray 0, rbin 0; // 跨時(shí)鐘域同步 reg [ADDR_WIDTH:0] wgray_sync1, wgray_sync2; reg [ADDR_WIDTH:0] rgray_sync1, rgray_sync2; // 寫指針邏輯 wire [ADDR_WIDTH:0] wbin_next wbin (wr_en ~full); wire [ADDR_WIDTH:0] wgray_next wbin_next ^ (wbin_next 1); always (posedge wr_clk or negedge wr_rst_n) begin if (!wr_rst_n) begin wbin 0; wgray 0; end else begin wbin wbin_next; wgray wgray_next; end end // 讀指針邏輯 wire [ADDR_WIDTH:0] rbin_next rbin (rd_en ~empty); wire [ADDR_WIDTH:0] rgray_next rbin_next ^ (rbin_next 1); always (posedge rd_clk or negedge rd_rst_n) begin if (!rd_rst_n) begin rbin 0; rgray 0; end else begin rbin rbin_next; rgray rgray_next; end end // 寫指針同步到讀時(shí)鐘域 always (posedge rd_clk or negedge rd_rst_n) begin if (!rd_rst_n) begin wgray_sync1 0; wgray_sync2 0; end else begin wgray_sync1 wgray; wgray_sync2 wgray_sync1; end end // 讀指針同步到寫時(shí)鐘域 always (posedge wr_clk or negedge wr_rst_n) begin if (!wr_rst_n) begin rgray_sync1 0; rgray_sync2 0; end else begin rgray_sync1 rgray; rgray_sync2 rgray_sync1; end end // 空滿判斷 assign empty (rgray wgray_sync2); assign full (wgray_next rgray_sync2); // RAM 寫 always (posedge wr_clk) begin if (wr_en ~full) mem[wbin[ADDR_WIDTH-1:0]] wr_data; end // RAM 讀讀延遲一拍 reg [DATA_WIDTH-1:0] rd_data_reg; always (posedge rd_clk) begin if (rd_en ~empty) rd_data_reg mem[rbin[ADDR_WIDTH-1:0]]; end assign rd_data rd_data_reg; endmodule這段代碼有幾個(gè)設(shè)計(jì)決策值得說明。第一RAM 讀采用同步讀輸出延遲一拍這是為了在高速時(shí)鐘下保證時(shí)序收斂如果用異步讀組合輸出在高頻下容易出問題。第二空滿判斷用的是同步后的指針雖然保守但安全。第三指針位寬是 ADDR_WIDTH1多出的最高位用于區(qū)分繞圈。4.2 在 Vivado 中驗(yàn)證異步 FIFO 的時(shí)序約束寫完代碼只是第一步時(shí)序約束才是保證 CDC 安全的關(guān)鍵。在 Vivado 里跨時(shí)鐘域路徑默認(rèn)會被當(dāng)作普通路徑分析如果不加約束工具可能報(bào)一堆時(shí)序違例或者更糟——不報(bào)違例但實(shí)際有風(fēng)險(xiǎn)。正確的做法是用set_clock_groups聲明兩個(gè)時(shí)鐘異步# 聲明兩個(gè)時(shí)鐘異步工具不再分析它們之間的時(shí)序 set_clock_groups -asynchronous \ -group [get_clocks wr_clk] \ -group [get_clocks rd_clk]但這樣聲明后工具會忽略所有跨時(shí)鐘域路徑包括那些真正需要約束的。所以對于同步器路徑我們通常用set_false_path或者set_max_delay -datapath_only來單獨(dú)約束# 對同步器路徑設(shè)置最大延遲保證亞穩(wěn)態(tài)收斂時(shí)間 set_max_delay -datapath_only -from [get_cells sync_meta_reg] \ -to [get_cells sync_out_reg] 5.000注意set_max_delay -datapath_only是 Xilinx 推薦的 CDC 約束方式它告訴工具這條路徑不需要滿足建立時(shí)間但需要控制延遲給亞穩(wěn)態(tài)留出足夠的決斷時(shí)間。具體數(shù)值一般設(shè)為時(shí)鐘周期的 1 到 1.5 倍。4.3 用 Vivado 的 Report CDC 功能做檢查Vivado 自帶Report CDC功能可以自動識別設(shè)計(jì)中的跨時(shí)鐘域路徑并給出建議。在綜合或?qū)崿F(xiàn)后的設(shè)計(jì)上打開Reports - Timing - Report CDC工具會列出所有 CDC 路徑并標(biāo)注哪些已經(jīng)加了同步器、哪些沒有。我一般會重點(diǎn)看兩類報(bào)告CDC-1無同步器的跨時(shí)鐘域和CDC-2有同步器但約束不完整。CDC-1 是必須解決的說明有信號直接跨時(shí)鐘域沒做處理CDC-2 需要檢查約束是否合理。還有CDC-4多比特跨時(shí)鐘域如果工具檢測到多比特信號直接跨時(shí)鐘域會警告數(shù)據(jù)一致性問題這時(shí)候就要考慮用異步 FIFO 或握手同步。實(shí)際項(xiàng)目中我習(xí)慣在實(shí)現(xiàn)后跑一次 Report CDC把報(bào)告里的 Warning 逐條過一遍。有些是工具誤報(bào)比如已經(jīng)用異步 FIFO 處理但工具沒識別有些是真問題。這個(gè)習(xí)慣幫我抓出過好幾次隱藏的 CDC 隱患。5. 常見問題排查與實(shí)戰(zhàn)避坑指南5.1 異步 FIFO 常見問題速查表現(xiàn)象可能原因排查方向解決方法數(shù)據(jù)偶爾錯(cuò)位指針同步未加約束檢查 Report CDC加 set_max_delay 約束FIFO 提前報(bào)滿讀指針同步延遲大看同步器級數(shù)確認(rèn)兩級同步器正確FIFO 讀出全 0RAM 寫使能條件錯(cuò)檢查 full 判斷確認(rèn)寫使能含 ~full空滿標(biāo)志抖動組合邏輯競爭檢查空滿判斷空滿用寄存器輸出高頻下功能異常時(shí)序未收斂看時(shí)序報(bào)告降低頻率或加流水復(fù)位后狀態(tài)錯(cuò)亂復(fù)位未同步檢查復(fù)位路徑加復(fù)位同步器5.2 復(fù)位同步容易被忽視的 CDC 隱患很多人只關(guān)注數(shù)據(jù)信號的 CDC卻忘了復(fù)位信號本身也是跨時(shí)鐘域的。如果用一個(gè)全局復(fù)位同時(shí)復(fù)位兩個(gè)時(shí)鐘域復(fù)位釋放時(shí)由于兩個(gè)時(shí)鐘相位不同可能一個(gè)時(shí)鐘域已經(jīng)退出復(fù)位另一個(gè)還在復(fù)位導(dǎo)致狀態(tài)機(jī)跑飛。正確做法是每個(gè)時(shí)鐘域各自做復(fù)位同步// 復(fù)位同步器異步復(fù)位同步釋放 reg rst_sync1, rst_sync2; always (posedge clk or negedge rst_n) begin if (!rst_n) begin rst_sync1 1b0; rst_sync2 1b0; end else begin rst_sync1 1b1; rst_sync2 rst_sync1; end end wire rst_synced rst_sync2;這個(gè)結(jié)構(gòu)叫異步復(fù)位同步釋放它保證復(fù)位是異步生效的立即復(fù)位但釋放是同步的跟隨時(shí)鐘沿避免了釋放時(shí)的亞穩(wěn)態(tài)。每個(gè)時(shí)鐘域都要有這樣一套用各自的時(shí)鐘驅(qū)動。5.3 實(shí)操心得幾個(gè)用血淚換來的經(jīng)驗(yàn)第一不要迷信工具的默認(rèn)行為。Vivado 默認(rèn)不會自動幫你處理 CDC它只會分析時(shí)序。如果你的設(shè)計(jì)里有跨時(shí)鐘域路徑?jīng)]加約束工具可能不報(bào)錯(cuò)但板子就是不穩(wěn)定。我養(yǎng)成的習(xí)慣是只要設(shè)計(jì)里有兩個(gè)以上時(shí)鐘實(shí)現(xiàn)后必看 Report CDC。第二異步 FIFO 深度要留余量。理論計(jì)算出來的深度是最小值實(shí)際要考慮指針同步延遲、讀寫突發(fā)等因素。我一般會在理論值基礎(chǔ)上加 25% 到 50% 的余量。比如算出來需要 16 深度實(shí)際用 32。第三仿真要覆蓋極端情況。異步 FIFO 的仿真不能只跑正常讀寫要專門測試同時(shí)讀寫、寫滿后繼續(xù)寫、讀空后繼續(xù)讀、復(fù)位過程中讀寫、兩個(gè)時(shí)鐘頻率比極端比如 1:10 和 10:1。我一般會寫一個(gè)帶隨機(jī)延遲的 testbench讓讀寫使能隨機(jī)產(chǎn)生跑幾十萬個(gè)周期看有沒有異常。第四上板調(diào)試用 ILA 抓 CDC 信號要小心。ILA 的采樣時(shí)鐘如果和被測信號不同域抓出來的波形可能本身就是亞穩(wěn)態(tài)的會誤導(dǎo)判斷。正確做法是用被測信號所在時(shí)鐘域的時(shí)鐘去采樣或者抓同步后的信號。第五格雷碼轉(zhuǎn)換別寫錯(cuò)。二進(jìn)制轉(zhuǎn)格雷碼是gray bin ^ (bin 1)格雷碼轉(zhuǎn)二進(jìn)制是逐位異或。這兩個(gè)公式我見過太多人寫反或者寫錯(cuò)位寬。建議單獨(dú)寫個(gè)小模塊用仿真驗(yàn)證 0 到 15 的轉(zhuǎn)換結(jié)果確認(rèn)無誤再用到 FIFO 里。6. 從異步 FIFO 延伸到更復(fù)雜的 CDC 場景6.1 多比特握手同步的適用場景異步 FIFO 雖好但不是所有多比特 CDC 都適合用它。如果數(shù)據(jù)是偶發(fā)性的、非連續(xù)的比如配置寄存器寫入、命令下發(fā)用握手同步更省資源。握手同步的核心是源端把數(shù)據(jù)放上總線后拉高 req目的端采到 req 后讀走數(shù)據(jù)并拉高 ack源端收到 ack 后拉低 req完成一次傳輸。這種方式的優(yōu)點(diǎn)是邏輯簡單、資源占用少缺點(diǎn)是吞吐率低每次傳輸要等幾個(gè)周期。對于配置類數(shù)據(jù)這個(gè)代價(jià)完全可以接受。實(shí)際項(xiàng)目中我通常把異步 FIFO 用在數(shù)據(jù)流路徑握手同步用在控制路徑各取所長。6.2 亞穩(wěn)態(tài)仿真與 MTBF 估算嚴(yán)格來說亞穩(wěn)態(tài)在 RTL 仿真里是仿真不出來的因?yàn)榉抡嫫魇抢硐肽Ｐ?。要?yàn)證 CDC 的可靠性要么用門級仿真加亞穩(wěn)態(tài)模型要么用MTBF 估算工具。Xilinx 提供的有專門的 MTBF 計(jì)算器輸入時(shí)鐘頻率、數(shù)據(jù)翻轉(zhuǎn)率、工藝參數(shù)可以算出同步器的 MTBF。實(shí)際項(xiàng)目中我一般會做個(gè)粗略估算對于 100MHz 時(shí)鐘、10MHz 數(shù)據(jù)翻轉(zhuǎn)率、兩級同步器MTBF 通常在幾千年以上完全夠用。如果時(shí)鐘上到 500MHz就要重新算必要時(shí)加到三級同步器。這個(gè)估算不用很精確量級對了就行。6.3 CDC 設(shè)計(jì)檢查清單最后整理一份我在項(xiàng)目中實(shí)際使用的 CDC 檢查清單每次設(shè)計(jì)評審時(shí)逐條過設(shè)計(jì)中有幾個(gè)時(shí)鐘域每個(gè)時(shí)鐘域的來源和頻率是否明確所有跨時(shí)鐘域信號是否都做了同步處理單比特信號是否用了兩級同步器同步器是否在同一時(shí)鐘域多比特信號是否用了異步 FIFO 或握手同步異步 FIFO 的指針是否用了格雷碼位寬是否多一位空滿判斷是否采用了保守判斷復(fù)位信號是否每個(gè)時(shí)鐘域各自同步時(shí)序約束是否加了 set_clock_groups 和 set_max_delayReport CDC 是否沒有未處理的 Warning仿真是否覆蓋了極端時(shí)鐘比和隨機(jī)讀寫場景這份清單看起來簡單但每一條背后都是實(shí)際踩過的坑。我見過太多項(xiàng)目因?yàn)槁┝似渲幸粭l在實(shí)驗(yàn)室跑得好好的一到現(xiàn)場就出問題。CDC 這東西平時(shí)不出事出事就是大事而且極難定位。與其事后花幾天查一個(gè)偶發(fā) bug不如設(shè)計(jì)階段多花半小時(shí)把清單過一遍。我個(gè)人在實(shí)際操作中的體會是CDC 設(shè)計(jì)最忌諱的就是想當(dāng)然。覺得這個(gè)信號變化慢應(yīng)該沒事覺得就跨一個(gè)時(shí)鐘域問題不大這些想法最后都會變成調(diào)試時(shí)的噩夢。老老實(shí)實(shí)按規(guī)范做同步該加 FIFO 加 FIFO該加約束加約束才是最快的路徑。