1. 畫板之前先把4層板的底子打好1.1 為什么直接上4層板而不是死磕2層在AD19里畫4層板聽起來好像只是比2層板多按了幾次快捷鍵實際區(qū)別非常大。2層板時代你擔(dān)心的鋪地、回流、信號串?dāng)_問題到了4層板會換一套玩法多出來的兩個內(nèi)層不是給你隨便走線的而是要當(dāng)成完整的參考平面來用。這個思維變了后面所有操作才有意義。4層板的核心優(yōu)勢是信號質(zhì)量穩(wěn)定。注意我說的是“穩(wěn)定”而不是“更好”。在2層板上很多走線沒有完整的參考平面信號回流的路徑是散的鋪銅再努力也做不到連續(xù)的低阻抗回路。到了4層板經(jīng)典疊構(gòu)是信號-地-電源-信號信號層臨近完整的地平面回流路徑直接就在下方回路面積被壓到極小輻射和串?dāng)_天然就低。實測同樣一個DCDC電路2層板開關(guān)節(jié)點振鈴明顯4層板能壓住不少這就是參考平面帶來的實打?qū)嵤找?。適合用4層板的場景很明確單片機(jī)系統(tǒng)已經(jīng)算最低門檻有DDR、USB、以太網(wǎng)或者比較講究的模擬前端直接上4層板最省心。低成本的簡單燈板、純繼電器控制板用4層板就是浪費錢。判斷標(biāo)準(zhǔn)很簡單信號頻率超過50MHz或者板上有高精度ADC/DAC、低噪聲放大電路再或者你不想花大量時間調(diào)試EMC選4層板。1.2 層疊方案怎么選以及AD19里層疊管理器怎么設(shè)4層板層疊常見的就兩種思路。我的使用習(xí)慣是標(biāo)準(zhǔn)方案TOP信號層、GND內(nèi)層、POWER內(nèi)層、BOTTOM信號層。原因很樸素信號層緊貼地平面回流最短電源層單獨占一層電源分布網(wǎng)絡(luò)阻抗低雙面板時代最頭疼的電源走線問題直接消失。反過來如果第三層做第二信號層第二層做電源第四層做地也行但板子底部走線的回流就要多穿一個層效果略遜。打開AD19的設(shè)計-層疊管理器默認(rèn)四層是Top Layer、Internal Plane 1、Internal Plane 2、Bottom Layer。你需要在層疊管理器中把Internal Plane 1設(shè)為GNDInternal Plane 2設(shè)為POWER。注意AD19里內(nèi)層有兩種用法一種是設(shè)置為Plane即整層銅皮作為平面層另一種是設(shè)置為Signal即內(nèi)層也可以走線。我的習(xí)慣是電源正、負(fù)、地這三類網(wǎng)絡(luò)全部用Plane層鋪整層不切碎。如果板上有多組電源一個內(nèi)層切成多個電源區(qū)域即可。厚度參數(shù)在層疊管理器里也能直接改。常規(guī)4層板總厚度1.6mm疊層參考是頂層銅厚1oz介質(zhì)層厚度約0.2mm這里是PP片加芯板具體數(shù)值取決于板廠工藝內(nèi)層銅厚1oz芯板厚度1.2mm左右底層銅厚1oz。我實際下單通常寫板厚1.6mm外層1oz內(nèi)層1oz阻抗單端50歐、差分100歐如有需要板廠自己會幫你算好疊層。如果你不做阻抗控制層疊管理器里就用默認(rèn)介質(zhì)厚度問題不大。注意如果你畫的板子有USB差分對或者以太網(wǎng)差分對下單時一定要給板廠提阻抗控制要求。AD19層疊管理器里的介質(zhì)厚度你填得再漂亮也不如板廠實際疊層可靠。你只管把差分規(guī)則設(shè)好制造交給板廠。1.3 開局就把規(guī)則設(shè)置好別畫到一半再來補很多人畫PCB的習(xí)慣是先畫完再設(shè)規(guī)則畫完才發(fā)現(xiàn)線寬不對、間距不夠、過孔太小然后全局修效率極低且容易漏。AD19里規(guī)則是實時檢查的你把規(guī)則設(shè)好了畫的過程中違規(guī)就報綠邊畫邊改心里有底。我的習(xí)慣是開局花15分鐘把這幾組規(guī)則全部設(shè)好間距規(guī)則默認(rèn)Clearance設(shè)為0.15mm或0.2mm。工藝允許的最小間距在常規(guī)板廠是0.1mm但做0.1mm對工藝要求高成本也略高。0.15mm是性價比最好的選擇只要不是高密度BGA基本夠用。對于高密度板子或者說板面實在太擠設(shè)0.127mm5mil也行但下單時最好和板廠確認(rèn)。線寬規(guī)則默認(rèn)線寬設(shè)為0.25mm10mil。信號線用這個值非常穩(wěn)妥。電源線單獨加規(guī)則一般12V、5V、3.3V這些主干道建議不低于0.5mm至1mm具體按照電流來算。AD19的線寬規(guī)則是按網(wǎng)絡(luò)類Net Class分配的你可以先把電源網(wǎng)絡(luò)歸成一個類然后給這個類單獨設(shè)寬線規(guī)則。具體操作設(shè)計-類在網(wǎng)絡(luò)類里新建一個Power類把電源網(wǎng)絡(luò)加進(jìn)去然后在規(guī)則里選Power類設(shè)線寬。過孔規(guī)則常規(guī)信號過孔我習(xí)慣用外徑0.6mm、孔徑0.3mm。這是工藝成熟、可靠性也好的常規(guī)尺寸。電源過孔稍微大點外徑0.8mm、孔徑0.4mm通流能力更強。盲埋孔在AD19里不是不能做但常規(guī)4層板真沒必要成本高、可制造性差除非你層數(shù)很多或者密度極高否則一律通孔解決。還有其他幾個關(guān)鍵規(guī)則銅皮與走線/焊盤的間距我單獨設(shè)0.2mm以上防止覆銅后間距報綠絲印到焊盤的間距設(shè)0.2mm以上避免絲印壓焊盤影響焊接板框到走線間距0.5mm留足加工裕量。2. 布局階段板子畫得好不好七分靠擺2.1 布局前的準(zhǔn)備原理圖檢查與網(wǎng)表導(dǎo)入在AD19里從原理圖到PCB直接Design-Update PCB Document。但這一步之前強烈建議先做一次原理圖ERC檢查把懸空引腳、單端網(wǎng)絡(luò)、重復(fù)標(biāo)號這些問題全部清掉。我見過很多人跳過這一步到了PCB發(fā)現(xiàn)網(wǎng)絡(luò)對不上回頭改原理圖再重新導(dǎo)入折騰不說還容易漏。ERC過了再更新PCBSuccess為零狀態(tài)再開始布局。導(dǎo)入后第一件事設(shè)好板框。在Keep-Out Layer用走線工具畫矩形板框或者直接用板子形狀工具畫。我習(xí)慣先用Keep-Out線畫一個閉合框然后選中邊框Design-Board Shape-Define from Selected Objects板子輪廓就出來了。板框尺寸要根據(jù)結(jié)構(gòu)需求來如果沒結(jié)構(gòu)限制按器件密度估算一般留出5mm以上的邊距比較從容。2.2 布局的核心順序先大件再核心后外圍布局思路說復(fù)雜也復(fù)雜說簡單也簡單先放必須固定的連接器、按鍵、LED燈、螺絲孔再放核心器件主控、電源芯片、存儲芯片最后放外圍阻容。這個順序不能亂因為連接器位置往往由結(jié)構(gòu)決定后面所有器件都要圍繞著接口走線順序反了容易返工。以常見的STM32F103系統(tǒng)為例我的習(xí)慣是先固定電源接口和板對板連接器然后放主控芯片緊接著放晶振緊貼MCU盡量近走線短放去耦電容每個電源引腳旁邊都要有且盡量靠近對應(yīng)引腳再放BOOT配置電阻、復(fù)位電路、SWD調(diào)試接口最后處理DCDC電源部分。這個順序一出來電源流向、信號流向自然清晰布線時基本不用大改。DCDC電源布局是重中之重。以常見的MP2315或SW6206這類電源方案為例輸入電容要盡量靠近芯片的VIN引腳和功率地輸出電感靠近SW引腳輸出電容靠近電感后端。開關(guān)節(jié)點SW節(jié)點的面積必須盡量小因為這里是高頻振鈴源面積越大輻射越強。反饋電阻采樣點要遠(yuǎn)離電感從輸出電容后端單獨拉線避免采樣到開關(guān)噪聲。這個經(jīng)驗不僅適用于4層板任何層數(shù)的PCB都適用。2.3 電源分區(qū)與布局禁區(qū)4層板的電源平面分配通常按電壓值劃區(qū)域。比如3.3V占了板子60%面積5V占20%12V占10%剩下的作模擬地分割或者不鋪。AD19里在POWER層直接放置大銅皮形狀然后雙擊設(shè)為對應(yīng)網(wǎng)絡(luò)就行。分割線的位置盡量選在器件稀疏的區(qū)域避免某一塊平面被切成很窄的“半島”這對載流和回流都不利。區(qū)域之間的間距至少0.3mm防止不同電源網(wǎng)絡(luò)之間擊穿或漏電。晶振是另一個重點禁忌區(qū)。無源晶振的布局原則是晶振本體和負(fù)載電容盡量靠近MCU的OSC引腳負(fù)載電容的接地端就近打孔到地平面晶振下方禁止走其他信號線。我之前調(diào)試一塊板子I2C總線偶發(fā)通信異常查到最后發(fā)現(xiàn)罪魁禍?zhǔn)资荌2C線從晶振正下方穿過時鐘信號通過空間耦合干擾了數(shù)據(jù)線。把走線繞開晶振區(qū)域問題直接消失。4層板雖然參考平面比2層板好很多但晶振下方的禁止布線區(qū)該留還是要留這不是技術(shù)潔癖是實測教訓(xùn)。3. 布線4層板的主戰(zhàn)場3.1 布線層分配策略哪些線走表層哪些線走底層層疊確定后布線層的分配直接決定板子質(zhì)量。我的策略是頂層走主要信號線時鐘線、高速線、敏感信號全部優(yōu)先走頂層底層走次要信號線和少量電源線內(nèi)層幾乎不走線專門用于電源和地平面。為什么這么做因為頂層緊鄰地平面第二層走線有最好的回流參考底層緊鄰電源平面第三層回流路徑會參考到電源平面對信號質(zhì)量也有一定保障但不如頂層。如果底層有長線需要控制阻抗和板廠提前溝通好即可。兩條及以上信號并行的情況間距是3W原則即線間距至少是線寬的3倍。在AD19里可以設(shè)一個針對差分對或同網(wǎng)絡(luò)等間距的規(guī)則但日常布板最簡單的方式是手動保證“看著不擠”越寬的線需要的間距越大。比如0.25mm的走線并行距離超過20mm時間距至少0.75mm才能基本消除串?dāng)_。如果確實密寧可換層走、打孔走也別把長距離并行走線硬塞在一起。3.2 關(guān)鍵信號布線實操從電源到地再到高速線電源走線4層板有完整電源平面大部分電源網(wǎng)絡(luò)的供電路徑通過過孔從平面層取電就行表層走線用于連接平面層到芯片引腳。大電流路徑比如DCDC的功率輸入輸出表層走線要加寬并多打過孔。0.5mm線寬在1oz銅厚下約走1A電流具體還要考慮溫升如果你有3A電流需求2mm線寬是起步如果空間不夠就打一排過孔把電流分?jǐn)偟絻?nèi)層平面過孔越多載流越大經(jīng)驗值一個0.3mm孔徑過孔約承載0.5A左右。地線處理單點接地和地平面填充是兩個層面的事。低速模擬電路模擬地和數(shù)字地可以分區(qū)鋪銅單點連接但如果你的MCU ADC采樣率不高、位數(shù)一般12位以下混在一起鋪整地反而更好分割的縫隙會切割回流路徑引入的不確定性更大。4層板的地平面是完整一整塊那是最理想的狀態(tài)。時鐘走線時鐘信號盡量走內(nèi)層或參考面完整的外層長度越短越好避免跨越電源平面的分割縫。如果你必須打孔換層過孔旁邊放一個接地回流過孔給信號回流提供最短路徑。這個經(jīng)驗在高頻電路中非常關(guān)鍵MCU的晶振出來到芯片引腳的走線一般都很短過孔旁邊加地孔是順手的事。3.3 布線過程中的幾個AD19技巧交互式布線快捷鍵PW啟動ShiftW快速切換線寬數(shù)字鍵加減調(diào)整線寬Shift空格切換走線拐角模式。很多人不知道雙擊走線就能出屬性面板可以直接改線寬和網(wǎng)絡(luò)。推擠走線ShiftR切換模式繞等長直接用交互式長度對齊工具但4層板一般沒有那么嚴(yán)格的等長需求除非有DDR或者USB差分對。覆銅之前建議先把電源分割平面做好。在POWER層用銅皮工具放置矩形區(qū)域指定網(wǎng)絡(luò)然后把重疊區(qū)域留好間距。常見錯誤是銅皮之間忘了留間距導(dǎo)致兩個電源網(wǎng)絡(luò)短路報錯。AD19在鋪銅時有自動避讓功能但不同網(wǎng)絡(luò)之間你需要手動控制間隔或者依賴規(guī)則里的Clearance設(shè)置我這里把電源平面之間間距設(shè)到了0.5mm避免高壓電源比如12V對低壓電源3.3V的擊穿風(fēng)險。3.4 遮擋與避讓銅皮挖空和螺絲孔的細(xì)節(jié)AD20中PCB板銅皮挖空這個需求在AD19里同樣要做。高頻天線區(qū)域或者需要隔離的敏感區(qū)域挖空銅皮后能減少寄生電容和渦流影響。在AD19里做法是放置一個實心區(qū)域快捷鍵PV即多邊形填充挖空把要挖空的區(qū)域覆蓋住然后把它設(shè)置為Keep-Out屬性再重新鋪銅銅皮就會自動避開。有人說直接畫一個Keep-Out閉合框鋪銅也會自動避讓實測在某些版本中效果好但最穩(wěn)妥的還是PV工具行為最可預(yù)測。螺絲孔處理在4層板中螺絲孔周圍如果直接壓到內(nèi)層電源平面會有短路風(fēng)險。我的處理方式是在螺絲孔外圍用Keep-Out畫一個圓環(huán)或者直接用AD19的Board Cutout配合鋪銅避讓區(qū)讓內(nèi)層銅皮與螺絲孔保持至少0.5mm的安全距離。如果要接螺絲接地那就在孔周圍放一圈接地過孔形成屏蔽連接效果更穩(wěn)定。4層板比2層板多了一個麻煩內(nèi)層平面如果不做避讓螺絲一鎖緊就可能壓穿內(nèi)層銅皮造成短路。4. 覆銅、DRC檢查與制造文件輸出4.1 覆銅操作與完整鋪地策略覆銅操作很簡單快捷鍵PG放置鋪銅區(qū)畫出覆蓋范圍指定網(wǎng)絡(luò)為GND。但關(guān)鍵點在于參數(shù)設(shè)置。在AD19鋪銅屬性里有一個“移除死銅Remove Dead Copper”選項必須勾上。如果不勾會被銅皮圍起來但無法連通的孤立銅皮會保留這些孤立銅皮輕則是天線重則在焊接時產(chǎn)生翹曲或者虛焊非?？?。勾上后AD19會自動刪除斷開的銅皮區(qū)。鋪銅完成后大面積銅皮和被過孔覆蓋的區(qū)域之間容易遺留一些細(xì)小的尖角銅皮。這些尖角處容易導(dǎo)致PCB腐蝕不凈產(chǎn)生細(xì)小的銅箔殘留在高壓下可能放電。解決辦法是工具-鋪銅-重新鋪銅然后在間隙規(guī)則里設(shè)一個較小的間距比如0.2mm讓尖角被盡量切割掉。再不行就手動在兩塊平面之間的尖角處添加Keep-Out遮擋強制鋪銅避讓。4.2 DRC檢查到底查什么布完線鋪完銅運行一下設(shè)計-規(guī)則檢查快捷鍵DR。DRC報告里常見的警示有幾類間距違規(guī)Clearance、短路Short-Circuit、未連通的線Un-Routed、未連接的引腳Un-Connected、絲印壓焊盤。間距違規(guī)和短路必須清零未連通的線也必須清零絲印壓焊盤要逐項判斷。如果DRC有未連接網(wǎng)絡(luò)去原理圖重新更新一下PCB內(nèi)容看是否器件缺失或引腳定義不對。檢查完DRC之后上3D視圖快捷鍵3看一下器件高度是否沖突、板卡與外殼是否干涉。4層板內(nèi)層不容易在3D視圖看到但外形和螺絲孔這些肯定能看清。特別是那種多板拼接的產(chǎn)品結(jié)構(gòu)干涉只有在3D視圖里才能準(zhǔn)確判斷。4.3 輸出制造文件Gerber與鉆孔文件出Gerber文件我強烈建議用AD19自帶的Output Job文件。操作方法文件-制造輸出-Gerber文件選擇要輸出的層Top Layer、Bottom Layer、Top Overlay、Bottom Overlay、GND層、POWER層、Keep-Out Layer、Drill Drawing、Drill Guide然后左下角選擇“包含未連線孔”格式設(shè)置為RS-274X單位英寸精度2:52.5mil精度約0.0254mm這是板廠通用的標(biāo)準(zhǔn)。不要選4:6精度夠了但有些板廠兼容性差。鉆孔文件也要一并輸出文件-制造輸出-NC Drill格式選Excellon單位英寸或毫米均可精度2:4。AD19支持直接生成一個包含Gerber和鉆孔的壓縮包交給板廠的是壓縮包不要只發(fā)一個.PrjPcb工程文件過去很多時候板廠打開AD版本不對或者缺庫非常容易出問題。還有一層要注意AD19在生成Gerber時Keep-Out層默認(rèn)不會輸出為板框?qū)?。如果你的機(jī)械外形是畫在Keep-Out層的在Gerber輸出設(shè)置里要把Keep-Out層勾選上板廠拿到Gerber后才知道外形邊界在哪。有些板廠還要求提供單獨的板框文件層把機(jī)械1層里的板框單獨輸出。我在嘉立創(chuàng)下單時直接讓他們選擇“按Gerber生產(chǎn)”并把AD生成的Gerber按PNG圖片檢查過一次確認(rèn)外形、過孔、走線都正確再提交十次里有九次不會出問題。5. 高頻踩坑點與實用技巧速查5.1 晶振布局與電源噪聲3個處理要點晶振和電源噪聲是模擬電路和數(shù)字電路都會碰到的問題。結(jié)合ADC/DAC電路設(shè)計的經(jīng)驗我總結(jié)3個關(guān)鍵布局要點第一點晶振離MCU引腳越近越好走線串聯(lián)一個22歐到33歐的小電阻可抑制過沖。晶振下方所有層都盡量不要走線特別是別讓數(shù)字信號穿越晶振正下方。第二點ADC/DAC的參考電壓其去耦電容必須緊貼參考電壓引腳從這個電容的接地端打孔直連地平面。參考電壓走線盡量粗推薦不小于0.3mm必要時做成星形拓?fù)鋯为殢碾娫丛搭^拉出來不與數(shù)字電源混用。第三點開關(guān)電源的反饋網(wǎng)絡(luò)和模擬電路區(qū)域保持距離。4層板有電源平面但電源平面本身是有紋波的尤其DCDC開關(guān)噪聲會通過平面耦合到模擬區(qū)域。穩(wěn)妥做法是將模擬區(qū)域?qū)?yīng)的電源平面單獨切一塊或者增加LC濾波。5.2 高低壓隔離與爬電距離如果你的板子同時存在強電和弱電比如反激式開關(guān)電源或者帶繼電器的控制器高低壓區(qū)域的間距必須認(rèn)真對待。常規(guī)安全規(guī)范要求不同電壓等級之間的凈間距220V與低壓控制部分爬電距離至少6mm具體視工作電壓和污染等級而定。4層板有一個陷阱表層之間間距夠了但內(nèi)層地平面可能是共用的高壓區(qū)域的地和低壓區(qū)域的地在平面層相連導(dǎo)致間距形同虛設(shè)。我的做法是高壓區(qū)域在GND層摳掉一塊銅皮形成實際物理隔離帶。Keep-Out區(qū)域畫好之后鋪銅時自動避讓GND層就出現(xiàn)一個隔離縫隙?？p隙的寬度要和表層爬電距離保持一致至少6mm。如果擔(dān)心結(jié)構(gòu)強度可以用開槽Board Cutout直接把板子挖穿空氣間隙最可靠。AD19的Board Cutout功能在4層板同樣適用放置后所有層包括平面層都會挖掉不用手動去每個層補齊。5.3 我遇到的幾個AD19實際問題和對應(yīng)處理問題一鋪銅后出現(xiàn)大量小碎銅。原因通常是Keep-Out層或者禁令區(qū)域太碎或者鋪銅參數(shù)中Orphan Islands設(shè)置為Keep保留了一些無法連接的銅皮島。解決辦法鋪銅屬性里勾選Remove Dead Copper并把最小連接寬度Minimum Primitive Width稍微拉大一些我知道有的老工程師習(xí)慣設(shè)0.1mm以下但工藝上不建議。碎銅多說明板面布局有冗余可以適當(dāng)考慮合并過孔或調(diào)整器件位置。問題二內(nèi)層電源平面之間間距不夠DRC報錯。原因是在POWER層放置多個電源區(qū)域時區(qū)域間距小于Clearance規(guī)則。自動避讓和規(guī)則檢查其實都能工作但如果你把規(guī)則里的間距臨時調(diào)到0.1mm后面復(fù)查時就發(fā)現(xiàn)很多區(qū)域重疊。我建議電源區(qū)域之間間距設(shè)為0.5mm穩(wěn)妥。問題三從AD19轉(zhuǎn)到其他EDA軟件時提示格式不支持。AD19可以直接保存為AD18、AD17格式但ADI的異種格式轉(zhuǎn)換比如轉(zhuǎn)Allegro或PADS經(jīng)常丟東西。如果是配合其他工程師協(xié)作建議雙方約定好版本再開工或者讓專門工具進(jìn)行轉(zhuǎn)換后逐項檢查覆銅和規(guī)則細(xì)節(jié)經(jīng)常丟失。如果不急可以只發(fā)PDF或Gerber給對方確認(rèn)各有各的工具出制造文件用Gerber溝通用PDF。5.4 拼板與工藝邊加工4層板如果尺寸很小比如50mm×30mm的電源模塊直接交給板廠拼版也行但為了省錢很多公司是自己拼好再交的。AD19拼版有兩種方式一是復(fù)制粘貼PCB文件手動拼二是用Embedded Board Array在PCB界面放置一個板陣列對象這個方式更規(guī)范一些。拼板時要預(yù)留V-Cut槽和工藝邊工藝邊寬度至少5mm以便SMT貼片時走板。如果板上有元件靠近板邊工藝邊上打郵票孔連接或加V槽而不是直接切斷不然焊接時板邊元件容易掉落。拼板還需要注意Mark點每塊小板至少兩個對角Mark點工藝邊也至少一個。AD19里放置Mark點比較簡單放一個單面焊盤尺寸1mm網(wǎng)絡(luò)為空放在板邊然后絲印上標(biāo)記一下“MARK點”字樣。批量生產(chǎn)時貼片機(jī)靠這些點定位放的位置不對會造成整批貼片偏移屬于低級但高成本的錯誤。6. 制造回來之后的簡單驗證板子到手第一件事不是上電。先對照Gerber圖片檢查板型、孔位、銅皮有沒有明顯問題。用萬用表量電源和地之間有沒有短路量關(guān)鍵電源網(wǎng)絡(luò)是否存在斷路再檢查螺絲孔附近有沒有意外的銅皮連接。確認(rèn)無短路后才上電。上電后先看靜態(tài)電流DCDC的靜態(tài)電流和數(shù)據(jù)手冊對一下偏差太大說明有焊接問題或者選型錯誤。然后測試各路電源電壓是否在范圍內(nèi)。最后測關(guān)鍵信號晶振波形、復(fù)位時序、存儲芯片的讀寫。如果一切正常4層板的繪制流程才算真正閉環(huán)。如果沒有示波器至少也要用萬用表和邏輯分析儀抓關(guān)鍵管腳的信號狀態(tài)。我個人的習(xí)慣是板子回來后先拍360度高清照片留檔對比。這一步能幫你日后復(fù)盤和返工排查。之前有一塊板子從工廠回來視覺上根本看不出問題直到調(diào)試時發(fā)現(xiàn)某路ADC電壓偏低翻出對比照片才發(fā)現(xiàn)一個0201電容被貼歪了虛焊導(dǎo)致采樣電阻分壓異常。這個過程雖然和時間無直接關(guān)系但記錄下來對避免重復(fù)踩坑非常有用。4層板繪制相較于2層板其實不僅是多兩層銅皮而是在設(shè)計初期引入了一個完整的參考體系電源以平面方式供給地以整體方式回流信號有了明確的上下參考。你用AD19設(shè)置規(guī)則、布局、布線、覆銅、出Gerber每一步都有章可循多畫幾塊板之后心里就會有一種“框架感”。關(guān)于內(nèi)層電源分割和晶振周邊的具體避讓很多細(xì)節(jié)教科書不寫但實際板子測試時你就能真切體會。后續(xù)如果大家有興趣我再單獨寫一寫帶DDR或千兆以太網(wǎng)的4層板設(shè)計那個復(fù)雜度又完全不一樣了。