1. 從零吃透 STM32F429 以太網外設為什么它值得單獨花時間啃STM32F429IGT6 這顆片子做以太網通信很多人第一反應是直接上 LwIP 不就行了但真到調試階段十有八九會卡在底層——PHY 不握手、RMII 時鐘不對、DMA 描述符跑飛、ping 不通還找不到原因。我自己在幾個工業(yè)網關和邊緣采集項目里反復用過這套組合踩過的坑足夠寫滿一個筆記本。這篇筆記就專門聊以太網外設本身也就是 MAC 層和 PHY 層之間的那點事把 LwIP 之前的地基打扎實。先說清楚這篇內容適合誰看。如果你手上正好有一塊 STM32F429IGT6 的開發(fā)板想跑通以太網通信但對著參考手冊里那一堆 MAC 寄存器、DMA 描述符、RMII 引腳復用發(fā)懵那這篇就是給你寫的。如果你已經能 ping 通但不知道數據是怎么從網線進到內存的也建議往下看理解底層之后調 LwIP 會順很多。核心關鍵詞就三個STM32F429IGT6、以太網外設、RMII 接口外加一個繞不開的LwIP作為最終目標。STM32F429 的以太網外設嚴格來說叫Ethernet MAC它符合 IEEE 802.3 標準內部集成了 MAC 控制器和 DMA 控制器但不含 PHY。PHY 是外部芯片常見的是 LAN8720A、DP83848 這類。MAC 和 PHY 之間通過RMII或MII接口連接。F429 支持這兩種但實際項目里幾乎都用 RMII因為引腳少一半PCB 布線壓力小很多。這個選擇背后的邏輯后面會詳細展開。我見過太多人一上來就抄 LwIP 的例程結果 PHY 地址填錯、時鐘沒配、復位引腳沒拉折騰好幾天。所以這篇筆記的定位很明確把以太網外設從硬件連接到寄存器配置再到數據收發(fā)鏈路一層一層拆開講透。等你理解了 MAC 怎么通過 DMA 搬數據、PHY 怎么通過 SMI 配置、RMII 的 50MHz 時鐘從哪來再去接 LwIP 就是水到渠成的事。下面我會按整體設計思路 → 核心細節(jié) → 實操配置 → 問題排查這條線走中間穿插我自己項目里真實踩過的坑和驗證過的參數。所有代碼和配置都基于 STM32F429IGT6 LAN8720A 這個最常見的組合你可以直接對照著改。2. 以太網通信整體設計與方案選型拆解2.1 為什么是 MAC 外部 PHY 的架構STM32F429 沒有把 PHY 集成進去這不是偷懶而是成本和靈活性的權衡。PHY 涉及模擬電路對工藝要求高集成進 MCU 會推高成本和功耗。分離設計的好處是你可以根據項目需求選不同等級的 PHY消費級用便宜的 LAN8720A工業(yè)級用帶寬溫的 DP83848需要光纖的還能換其他方案。MAC 部分負責數字邏輯PHY 負責模擬信號和線路編碼兩者通過標準接口通信各司其職。這個架構里MAC 是大腦PHY 是嘴巴和耳朵。MAC 按照 802.3 格式組裝幀、計算 CRC、管理流控PHY 負責把數字信號變成差分模擬信號發(fā)到網線上同時把收到的信號還原成數字。兩者之間的 RMII 接口就是神經傳輸數據和時鐘。理解這個分工很重要因為調試時你要能判斷問題出在哪一層。ping 不通可能是 MAC 配置錯也可能是 PHY 沒握手還可能是 RMII 時鐘偏了。分層排查能省大量時間。2.2 RMII 與 MII 的取舍引腳、時鐘與布線MII 需要 16 根信號線RMII 只要 9 根。對于 F429 這種 176 腳的片子引腳雖然夠但 PCB 上少走 7 根線意味著更少的過孔、更短的走線、更好的信號完整性。RMII 的代價是時鐘要求更嚴格MII 的收發(fā)時鐘是分開的TX_CLK 25MHz、RX_CLK 25MHzRMII 則統(tǒng)一用 50MHz 參考時鐘收發(fā)共用。RMII 的 50MHz 時鐘來源有兩種一是外部 PHY 提供二是 MCU 自己產生。LAN8720A 可以從外部晶振產生 50MHz 輸出給 MCU也可以接收 MCU 提供的 50MHz。我一般推薦由 PHY 提供 50MHz 給 MCU因為 PHY 那邊通常已經有一個 25MHz 晶振內部 PLL 倍頻到 50MHz 很方便而且這樣 MCU 側不用額外配置時鐘輸出減少一個潛在故障點。注意RMII 的 50MHz 時鐘必須非常干凈抖動要小。我遇到過因為時鐘走線太長導致丟包的情況后來把時鐘線縮短并加串阻才穩(wěn)定。這個后面排查章節(jié)會細說。2.3 DMA 描述符機制數據怎么從網線進到內存以太網外設最核心也最容易讓人懵的就是DMA 描述符。你可以把它理解成一串快遞單每個描述符記錄了一個數據緩沖區(qū)在哪、多大、屬于哪個幀、有沒有錯誤。MAC 收到數據后DMA 自動把數據寫進描述符指向的緩沖區(qū)然后更新描述符狀態(tài)最后觸發(fā)中斷告訴 CPU有活了。發(fā)送方向反過來CPU 把要發(fā)的數據放進緩沖區(qū)填好描述符置位擁有權歸 DMADMA 就會自動把數據發(fā)出去。這個擁有權OWN 位是理解描述符的關鍵——OWN1 表示 DMA 擁有CPU 不能碰OWN0 表示 CPU 擁有DMA 不能碰。搞錯這個就會出現(xiàn)數據被覆蓋或者發(fā)不出去的詭異問題。F429 的以太網 DMA 支持環(huán)形描述符鏈收發(fā)各一條鏈。每條鏈的描述符數量可以配置我一般收發(fā)各用 4 到 8 個。太少容易丟包太多浪費內存。這個數量要根據你的數據吞吐量和中斷處理速度來權衡后面實操部分會給具體計算。3. 核心細節(jié)解析與實操要點3.1 PHY 地址與 SMI 接口怎么跟 PHY 對話MAC 要配置 PHY靠的是SMIStation Management Interface也就是 MDC 和 MDIO 兩根線。MDC 是時鐘MDIO 是雙向數據。通過 SMIMAC 可以讀寫 PHY 內部的寄存器比如控制寄存器、狀態(tài)寄存器、PHY 標識寄存器。每個 PHY 有一個地址范圍 0 到 31。LAN8720A 的地址由 PHYAD0 引腳決定接地下拉就是地址 0接上拉就是地址 1。很多開發(fā)板默認下拉所以地址是 0。但如果你用的是自己畫的板子一定要確認這個引腳的狀態(tài)否則 MAC 找不到 PHY表現(xiàn)為讀 PHY ID 全是 0 或 0xFFFF。讀 PHY 標識寄存器地址 2 和 3是驗證 SMI 通不通的最快方法。LAN8720A 的 ID 應該是 0x0007 和 0xC0F1具體值看數據手冊。如果讀出來不對先查 MDC 時鐘是否在 1.2 到 2.5MHz 之間再查 MDIO 上拉電阻通常 1.5k 到 10k最后查 PHY 地址。實操心得MDC 時鐘不能太快LAN8720A 最高支持 2.5MHz。F429 的 MAC 時鐘是 25MHzRMII 模式下通過分頻得到 MDC。我一般設分頻系數為 16得到約 1.56MHz穩(wěn)定可靠。3.2 RMII 引腳映射與 GPIO 配置F429 的以太網引腳是固定的不能隨便映射。RMII 模式下需要配置的引腳包括信號方向F429 引腳說明REF_CLK輸入PA150MHz 參考時鐘MDIO雙向PA2SMI 數據MDC輸出PC1SMI 時鐘CRS_DV輸入PA7載波偵聽/數據有效RXD0輸入PC4接收數據位0RXD1輸入PC5接收數據位1TX_EN輸出PB11發(fā)送使能TXD0輸出PB12發(fā)送數據位0TXD1輸出PB13發(fā)送數據位1這些引腳要配置成復用推挽輸出或浮空輸入速度等級建議設為Very High因為 RMII 是 50MHz 信號。GPIO 的復用功能編號要查數據手冊的復用表F429 上以太網用的是 AF11。這里有個容易忽略的點PA1 作為 REF_CLK 輸入時要配置成浮空輸入或者復用輸入不能配成輸出。我見過有人把它配成推挽輸出結果時鐘沖突PHY 直接不工作。3.3 MAC 配置寄存器幀過濾、雙工與速率MAC 有一堆配置寄存器但實際項目里必須配的就那么幾個。MACCRMAC Configuration Register是最關鍵的RE 位接收使能必須置 1TE 位發(fā)送使能必須置 1DM 位雙工模式1 為全雙工0 為半雙工FES 位速率1 為 100Mbps0 為 10MbpsBL 位退避限制半雙工時用全雙工不用管雙工和速率最好跟 PHY 自協(xié)商結果保持一致。如果你強制 MAC 全雙工 100M但 PHY 協(xié)商成半雙工 10M就會出現(xiàn)大量沖突和丟包。我一般讓 PHY 自協(xié)商然后讀 PHY 的狀態(tài)寄存器把結果同步到 MACCR。MACFFRFrame Filter Register控制幀過濾。默認情況下MAC 會接收所有廣播幀和發(fā)給自己 MAC 地址的幀。如果你要做網絡抓包或者特殊協(xié)議可能需要打開混雜模式PM 位接收所有幀。但正常通信時不要開會增加 CPU 負擔。3.4 DMA 描述符的初始化與對齊要求描述符的結構在參考手冊里有明確定義每個描述符 16 字節(jié)包含狀態(tài)、控制、緩沖區(qū)地址、下一描述符地址等字段。初始化時要特別注意內存對齊描述符必須 4 字節(jié)對齊緩沖區(qū)建議 4 字節(jié)對齊雖然不強制但對齊后 DMA 效率更高。我一般這樣組織內存// 描述符必須4字節(jié)對齊 __attribute__((aligned(4))) ETH_DMADescTypeDef DMARxDscrTab[ETH_RXBUFNB]; __attribute__((aligned(4))) ETH_DMADescTypeDef DMATxDscrTab[ETH_TXBUFNB]; // 緩沖區(qū)建議4字節(jié)對齊大小要能容納最大幀 __attribute__((aligned(4))) uint8_t Rx_Buff[ETH_RXBUFNB][ETH_MAX_PACKET_SIZE]; __attribute__((aligned(4))) uint8_t Tx_Buff[ETH_TXBUFNB][ETH_MAX_PACKET_SIZE];ETH_MAX_PACKET_SIZE通常定義為 1524 或 1536要能容納最大的以太網幀1518 字節(jié)加上可能的 VLAN 標簽。ETH_RXBUFNB和ETH_TXBUFNB我一般設 4 到 8。注意描述符和緩沖區(qū)不要放在棧上也不要用局部變量。它們必須在整個通信過程中持續(xù)有效所以要用全局變量或靜態(tài)分配。我見過有人把描述符定義在函數里函數返回后內存被回收DMA 直接跑飛。3.5 中斷配置與優(yōu)先級分組以太網外設有多個中斷源接收完成、發(fā)送完成、接收溢出、總線錯誤等。我一般只開接收中斷和錯誤中斷發(fā)送用輪詢或者發(fā)送完成中斷。接收中斷優(yōu)先級要設得比較高但不能高過系統(tǒng)關鍵中斷比如 SysTick。F429 的中斷優(yōu)先級分組建議用NVIC_PRIORITYGROUP_4全部 4 位用于搶占優(yōu)先級。以太網中斷搶占優(yōu)先級設 5 左右既保證及時響應又不會打斷更關鍵的任務。中斷服務函數里要做的事很簡單檢查中斷標志如果是接收中斷就通知上層有數據如果是錯誤中斷記錄錯誤類型并清除標志。不要在中斷里做耗時操作比如解析協(xié)議、拷貝大量數據這些留給主循環(huán)或任務去做。4. 實操過程與核心環(huán)節(jié)實現(xiàn)4.1 硬件連接檢查清單在寫代碼之前先確認硬件沒問題。我整理了一個檢查清單每次新板子都過一遍PHY 供電LAN8720A 需要 3.3V確認電壓穩(wěn)定去耦電容到位晶振LAN8720A 需要 25MHz 晶振確認起振用示波器看波形復位引腳PHY 的 nRST 引腳要由 MCU 控制或上電復位確保 PHY 正常初始化RMII 連線對照前面表格逐根檢查特別是 REF_CLK 和 CRS_DV網口變壓器RJ45 和 PHY 之間要有網絡變壓器不能直連PHY 地址引腳確認 PHYAD0 狀態(tài)確定 PHY 地址這一步看起來簡單但我統(tǒng)計過至少三成的以太網問題出在硬件。軟件調半天最后發(fā)現(xiàn)是晶振沒起振或者變壓器虛焊這種虧吃一次就夠了。4.2 時鐘樹配置50MHz 從哪來RMII 需要 50MHz 參考時鐘。如果由 PHY 提供MCU 側要把 PA1 配置成浮空輸入同時使能以太網時鐘。如果由 MCU 提供需要配置 MCO 輸出 50MHz但這會占用一個引腳而且 MCO 的時鐘源要選 PLL。我推薦 PHY 提供方案。LAN8720A 的 REF_CLK 引腳可以輸出 50MHz直接連到 PA1。這樣 MCU 側只需要在 RCC 里使能ETHMAC 時鐘和ETHMACTX/RX 時鐘不用額外配置。RCC 配置代碼大概這樣// 使能以太網時鐘 RCC-AHB1ENR | RCC_AHB1ENR_ETHMACEN; RCC-AHB1ENR | RCC_AHB1ENR_ETHMACTXEN; RCC-AHB1ENR | RCC_AHB1ENR_ETHMACRXEN; RCC-AHB1ENR | RCC_AHB1ENR_ETHMACPTPEN; // 使能 GPIO 時鐘 RCC-AHB1ENR | RCC_AHB1ENR_GPIOAEN; RCC-AHB1ENR | RCC_AHB1ENR_GPIOBEN; RCC-AHB1ENR | RCC_AHB1ENR_GPIOCEN;注意ETHMACPTPEN 是時間戳時鐘如果不用 PTP 可以不使能但使能了也不影響。4.3 PHY 初始化與自協(xié)商流程PHY 初始化分幾步軟復位、等待復位完成、配置自協(xié)商、等待自協(xié)商完成、讀取結果。軟復位是寫B(tài)CR 寄存器地址 0的 bit15然后輪詢這個位直到清零。LAN8720A 復位時間大概幾毫秒不要用固定延時要輪詢。自協(xié)商配置是寫B(tài)CR 的 bit12ANEN和 bit9RESTART_AN。然后輪詢BSR 寄存器地址 1的 bit5ANCOMPLETE直到置 1。自協(xié)商完成后讀BSR 的 bit2 和 bit3判斷速率和雙工或者讀 LAN8720A 的特殊狀態(tài)寄存器地址 31獲取更詳細的信息。// 軟復位 PHY ETH_WritePHYRegister(PHY_ADDRESS, PHY_BCR, PHY_RESET); while (ETH_ReadPHYRegister(PHY_ADDRESS, PHY_BCR) PHY_RESET); // 配置自協(xié)商 ETH_WritePHYRegister(PHY_ADDRESS, PHY_BCR, PHY_AUTONEGOTIATION); ETH_WritePHYRegister(PHY_ADDRESS, PHY_BCR, PHY_AUTONEGOTIATION | PHY_RESTART_AUTONEGOTIATION); // 等待自協(xié)商完成 while (!(ETH_ReadPHYRegister(PHY_ADDRESS, PHY_BSR) PHY_AUTONEGO_COMPLETE)); // 讀取結果 uint16_t phy_status ETH_ReadPHYRegister(PHY_ADDRESS, PHY_BSR); uint16_t speed (phy_status PHY_SPEED_STATUS) ? 100 : 10; uint16_t duplex (phy_status PHY_DUPLEX_STATUS) ? FULL : HALF;這段代碼里PHY_ADDRESS要根據實際硬件填 0 或 1。PHY_SPEED_STATUS和PHY_DUPLEX_STATUS是位掩碼具體值查 LAN8720A 數據手冊。4.4 MAC 與 DMA 初始化寄存器級配置MAC 初始化主要是配 MACCR、MACFFR、MACMIIAR 等寄存器。MACMIIAR 控制 SMI 時鐘分頻和讀寫操作前面說的分頻系數 16 就是配在這里。DMA 初始化更復雜一些要配DMABMR總線模式寄存器、DMATDLAR發(fā)送描述符列表地址、DMARDLAR接收描述符列表地址、DMAOMR操作模式寄存器等。DMABMR 里要設AAB地址對齊突發(fā)、PBL可編程突發(fā)長度、RDP接收描述符跳過長度等。我一般用默認值只改FB固定突發(fā)和PBL。PBL 設 32 比較通用。DMAOMR 里要設SR啟動接收、ST啟動發(fā)送、OSF操作模式存儲轉發(fā)、TSF發(fā)送存儲轉發(fā)、RSF接收存儲轉發(fā)。存儲轉發(fā)模式能減少 FIFO 溢出但會增加一點延遲。我一般全開。// 配置 DMA 總線模式 ETH-DMABMR | ETH_DMABMR_AAB | ETH_DMABMR_PBL_32Beat; // 配置發(fā)送和接收描述符列表地址 ETH-DMATDLAR (uint32_t)DMATxDscrTab; ETH-DMARDLAR (uint32_t)DMARxDscrTab; // 配置操作模式 ETH-DMAOMR | ETH_DMAOMR_TSF | ETH_DMAOMR_RSF | ETH_DMAOMR_OSF; ETH-DMAOMR | ETH_DMAOMR_ST | ETH_DMAOMR_SR;4.5 數據收發(fā)鏈路驗證從 ping 到實際通信配置完成后先別急著上 LwIP。我建議先寫一個最簡單的收發(fā)測試構造一個 ARP 請求幀發(fā)出去看能不能收到回復。如果能收到說明 MAC、PHY、DMA 鏈路全通了。構造 ARP 請求幀要注意目標 MAC 是廣播地址 FF:FF:FF:FF:FF:FF源 MAC 是你自己設的以太網類型是 0x0806后面跟 ARP 報文。發(fā)送時把幀放進 Tx 緩沖區(qū)填好描述符置位 OWN然后啟動發(fā)送。接收方向輪詢或者中斷里檢查 Rx 描述符的 OWN 位如果變成 0 說明有數據。讀出來解析看是不是 ARP 回復。這個測試能過再上 LwIP 就穩(wěn)了。如果過不了按下面的排查表逐項檢查。4.6 關鍵參數計算緩沖區(qū)數量與中斷頻率緩沖區(qū)數量不是隨便定的。假設你的應用每秒要處理 1000 個幀每個幀平均 500 字節(jié)那么每秒數據量是 500KB。如果每個緩沖區(qū) 1524 字節(jié)4 個接收緩沖區(qū)就是 6096 字節(jié)。DMA 填滿一個緩沖區(qū)的時間取決于網絡速率100Mbps 下1524 字節(jié)的幀傳輸時間約 122 微秒。4 個緩沖區(qū)能緩沖約 488 微秒。如果你的中斷處理能在 488 微秒內完成就不會丟包。中斷頻率也要算。如果每個幀都觸發(fā)中斷1000 幀每秒就是 1000 次中斷。F429 跑 180MHz中斷處理開銷可以接受但如果幀率更高就要考慮中斷合并或者輪詢模式。我一般用 4 個接收緩沖區(qū)中斷里只做標記主循環(huán)處理。這樣中斷頻率可控處理也及時。5. 常見問題與排查技巧實錄5.1 PHY 讀不到 ID 或 ID 全 F這是最常見的問題?，F(xiàn)象是讀 PHY 寄存器返回 0x0000 或 0xFFFF。排查順序PHY 供電用萬用表量 PHY 的 VDD 引腳確認 3.3V晶振用示波器看 25MHz 晶振是否起振幅度是否夠復位確認 nRST 引腳在上電后已經拉高MDC/MDIO確認 MDC 有波形MDIO 有上拉PHY 地址確認 PHYAD0 引腳狀態(tài)地址填對我遇到過晶振起振但幅度只有 0.5V 的情況PHY 工作不穩(wěn)定換晶振后正常。還有一次是 MDIO 上拉電阻忘了焊讀出來全是 0。5.2 ping 不通但 PHY 已握手PHY 自協(xié)商成功但 ping 不通?？赡茉騇AC 地址沖突確認你的 MAC 地址在網絡里唯一IP 配置錯誤確認 IP、子網掩碼、網關跟對端在同一網段幀過濾太嚴檢查 MACFFR確認沒有誤開過濾DMA 沒啟動檢查 DMAOMR 的 SR 和 ST 位描述符 OWN 位錯誤確認發(fā)送時置 1接收時 DMA 會清 0我遇到過一次是 MAC 地址設成了全 0結果所有幀都被過濾掉了。改成合法地址后正常。5.3 丟包嚴重或通信不穩(wěn)定丟包通常跟緩沖區(qū)、時鐘、中斷有關現(xiàn)象可能原因解決方法大量丟包接收緩沖區(qū)太少增加到 8 個偶發(fā)丟包中斷優(yōu)先級太低提高以太網中斷優(yōu)先級高速率丟包DMA 突發(fā)長度太小PBL 設為 32特定幀丟包幀長度超過緩沖區(qū)增大 ETH_MAX_PACKET_SIZE隨機丟包時鐘抖動大縮短 REF_CLK 走線加串阻我有個項目在 100Mbps 滿速時丟包后來把接收緩沖區(qū)從 4 增加到 8并把中斷優(yōu)先級從 6 提到 5問題解決。5.4 發(fā)送卡死或描述符跑飛發(fā)送卡死通常是描述符 OWN 位沒置對或者描述符鏈斷了。檢查發(fā)送描述符的 OWN 位是否置 1描述符的下一描述符地址是否正確發(fā)送緩沖區(qū)地址是否有效DMA 的 ST 位是否置 1我見過有人把描述符定義在棧上函數返回后內存被覆蓋DMA 讀到垃圾數據直接跑飛。改成全局變量后正常。5.5 常見問題速查表問題排查第一步常見根因PHY ID 讀不到量 PHY 供電供電/晶振/復位ping 不通查 MAC 地址地址沖突/過濾丟包查緩沖區(qū)數量緩沖區(qū)不足發(fā)送失敗查 OWN 位描述符配置錯通信不穩(wěn)定查 REF_CLK時鐘抖動中斷不觸發(fā)查 NVIC 配置優(yōu)先級/使能獨家避坑技巧每次改完硬件或軟件先用回環(huán)測試驗證 MAC 和 DMA。把 MACCR 的 LM回環(huán)模式位置 1發(fā)送的幀會直接回到接收端不經過 PHY。這樣能快速判斷問題在 MAC 側還是 PHY 側。這個技巧幫我省了無數次來回換板子的時間。5.6 調試工具與手段調試以太網光靠串口打印不夠。我常用的工具示波器看 REF_CLK、MDC、MDIO 波形判斷時鐘和通信是否正常邏輯分析儀抓 RMII 數據線分析幀內容網絡抓包工具在 PC 側抓包看幀有沒有發(fā)出來、格式對不對PHY 寄存器讀取通過 SMI 讀 PHY 內部寄存器判斷鏈路狀態(tài)我一般先用示波器確認時鐘再用 PHY 寄存器確認鏈路最后用抓包確認數據。這三步能定位九成以上的問題。5.7 從以太網外設到 LwIP 的銜接要點以太網外設調通后接 LwIP 就簡單了。LwIP 需要一個網絡接口結構體里面包含發(fā)送函數和接收函數。發(fā)送函數就是把你構造好的 pbuf 數據通過以太網 DMA 發(fā)出去接收函數就是以太網中斷里把數據交給 LwIP 處理。關鍵點pbuf 和 DMA 緩沖區(qū)的拷貝LwIP 的 pbuf 和 DMA 緩沖區(qū)是兩塊內存接收時要拷貝發(fā)送時也要拷貝?？截愑虚_銷但安全。中斷與主循環(huán)的分工中斷里只標記主循環(huán)里調用 LwIP 的ethernetif_input處理。PHY 狀態(tài)變化處理如果網線拔了又插PHY 會重新自協(xié)商LwIP 要能感知鏈路狀態(tài)變化。我在實際項目里以太網外設初始化大概占整個網絡調試時間的六成剩下四成是 LwIP 配置和協(xié)議調試。把底層吃透上層就是搭積木。最后分享一個小技巧如果你用的是 LAN8720A它的特殊模式寄存器地址 31能讀出很多有用信息包括鏈路是否建立、速率、雙工、甚至線序。調試時把這個寄存器讀出來打印比只看 BSR 直觀得多。這個寄存器在數據手冊里叫 Special Modes Register值得花十分鐘研究一下。