簡(jiǎn)介基于FPGA開發(fā)平臺(tái)的按鍵控制彈球小游戲完整工程面向數(shù)字邏輯課程設(shè)計(jì)、EDA實(shí)驗(yàn)及FPGA入門學(xué)習(xí)者。工程通過(guò)按鍵操控彈球運(yùn)動(dòng)并輸出VGA信號(hào)至顯示器實(shí)時(shí)顯示涉及按鍵消抖、時(shí)鐘分頻、VGA時(shí)序控制等典型模塊可作為綜合實(shí)訓(xùn)項(xiàng)目直接參考。壓縮包共115個(gè)文件、3.79MB以Quartus工程文件為主含qpf/qsf/sof與大量編譯中間文件cdb/hdb/ddb等同時(shí)提供VGA.v、Key_Set.v、Div.v等Verilog源碼及readme說(shuō)明便于對(duì)照工程結(jié)構(gòu)理解各模塊劃分。已有1232人學(xué)習(xí)瀏覽資源完整度較高。下載后可獲得可編譯的工程目錄和編譯報(bào)告能幫助排查引腳分配、時(shí)序約束等問(wèn)題適合需要?jiǎng)邮謱?shí)踐VGA顯示與游戲邏輯的愛好者快速上手。1. 按鍵彈球與 VGA 顯示在 FPGA 上從零搭一個(gè)小游戲系統(tǒng)把玩具級(jí)彈球游戲跑在 FPGA 開發(fā)板上是一件看起來(lái)簡(jiǎn)單、做起來(lái)全是細(xì)節(jié)的事。標(biāo)題里最容易被低估的不是“按鍵控制彈球”的玩法邏輯而是“輸出 VGA 信號(hào)輸送到顯示器”這半句——你需要在一個(gè)像素時(shí)鐘周期里完成同步信號(hào)、坐標(biāo)映射和顏色判定。很多第一次做的開發(fā)者Verilog 里游戲邏輯寫得順順利利一上板子就是黑屏或畫面撕裂最后繞在時(shí)序上出不來(lái)。這篇筆記想幫你把整條鏈路打通從按鍵消抖到游戲狀態(tài)更新再到 VGA 控制器的行場(chǎng)時(shí)序和像素輸出每一步都給出可復(fù)現(xiàn)的代碼和參數(shù)并把最容易翻車的幾個(gè)點(diǎn)單獨(dú)拎出來(lái)講。適合手里有一塊入門級(jí) FPGA 開發(fā)板、想做一個(gè)完整小項(xiàng)目的學(xué)習(xí)者也適合想快速整理一遍 VGA 時(shí)序的從業(yè)者。2. 先拆架構(gòu)再寫代碼四個(gè)模塊與 640×480 的 VGA 時(shí)序參數(shù)彈球游戲聽起來(lái)是個(gè)整體實(shí)際拆開后就是一個(gè)典型的 FPGA 小系統(tǒng)輸入、處理、輸出三部分清晰分開。我習(xí)慣把它拆成四個(gè)模塊加一層頂層按鍵消抖負(fù)責(zé)把機(jī)械開關(guān)的毛刺整理成干凈的單周期脈沖游戲邏輯維護(hù)球和擋板的坐標(biāo)處理碰撞和得分VGA 時(shí)序控制器專職產(chǎn)生行場(chǎng)同步信號(hào)和當(dāng)前像素坐標(biāo)顯示組合模塊根據(jù)坐標(biāo)判定當(dāng)前像素屬于球、擋板、邊界還是背景。頂層模塊只做一件事例化這些子模塊把信號(hào)連起來(lái)再把像素時(shí)鐘分配出去。模塊拆分的邊界為什么這樣定直接決定后面調(diào)試的體驗(yàn)。游戲邏輯里不要出現(xiàn)任何 VGA 時(shí)序代碼顯示模塊里也不要碰按鍵狀態(tài)——各模塊只通過(guò)幾個(gè)信號(hào)交互出問(wèn)題時(shí)用仿真就能定位到具體模塊不用對(duì)著幾百行代碼找半天。這是我做這類練手項(xiàng)目時(shí)最看重的一點(diǎn)寧可多寫一層接線也不要把所有邏輯塞進(jìn)一個(gè) always 塊。各模塊間的信號(hào)關(guān)系如下表照著這個(gè)接口去寫代碼后面接線基本不會(huì)亂模塊職責(zé)關(guān)鍵輸入關(guān)鍵輸出按鍵消抖消除機(jī)械抖動(dòng)生成單周期脈沖key_in、時(shí)鐘key_pulse游戲邏輯球運(yùn)動(dòng)、碰撞、擋板移動(dòng)frame_tick、左右脈沖ball_x/y、paddle_x/y、scoreVGA 時(shí)序生成同步信號(hào)與像素坐標(biāo)pclk、rst_nhsync、vsync、pixel_x/y、blank顯示組合按坐標(biāo)映射顏色可見區(qū)坐標(biāo)、球/擋板坐標(biāo)vga_r/g/b頂層例化、接線、分頻板載時(shí)鐘、按鍵、引腳VGA 引腳信號(hào)2.1 VGA 信號(hào)不是 SPI同步脈沖、消隱期和像素時(shí)鐘的關(guān)系VGA 接口輸出的核心是三個(gè)同步信號(hào)加三路模擬顏色數(shù)字邏輯里我們只關(guān)心前兩者行同步 HSYNC 和場(chǎng)同步 VSYNC。顯示器靠這兩路信號(hào)確定每一行、每一幀從哪里開始靠像素時(shí)鐘逐點(diǎn)采樣數(shù)據(jù)線上的 RGB 值。換句話說(shuō)FPGA 端必須嚴(yán)格按照顯示器期望的時(shí)序把數(shù)據(jù)推出去早一拍晚一拍都會(huì)出現(xiàn)畫面偏移或黑屏。最常用的分辨率和刷新率組合是 640×480 60Hz它的完整時(shí)序參數(shù)非常規(guī)整特別適合 FPGA 這類按周期工作的設(shè)計(jì)。行方向一周期共 800 個(gè)像素時(shí)鐘其中 640 個(gè)是可見像素其余 160 個(gè)是前肩、同步脈沖和后肩。場(chǎng)方向一幀共 525 行480 行可見其余 45 行屬于消隱區(qū)域。像素時(shí)鐘取 25MHz配合 800×525 的總周期幀率約 59.5Hz顯示器都能正常鎖定。參數(shù)行方向場(chǎng)方向可見區(qū)域640 像素480 行前肩1610同步脈沖962后肩4833總周期800525同步脈沖是低電平有效也就是說(shuō)每個(gè)行周期里 hsync 要拉低 96 個(gè)像素時(shí)鐘每個(gè)場(chǎng)周期里 vsync 要拉低 2 行。注意這里說(shuō)的是“低有效”有些開發(fā)者習(xí)慣性寫成高有效結(jié)果顯示器直接無(wú)信號(hào)。2.2 像素時(shí)鐘從哪里來(lái)PLL 優(yōu)先計(jì)數(shù)器分頻只做備選640×48060Hz 的標(biāo)準(zhǔn)像素時(shí)鐘是 25.175MHz實(shí)際工程里幾乎沒有開發(fā)板自帶這么偏的頻率。我通常的做法是如果板上有 50MHz 晶振直接配置 PLL 核輸出 25MHz 或 25.175MHz 供 VGA 使用。PLL 的好處是輸出時(shí)鐘相位穩(wěn)定和輸入時(shí)鐘同源綜合工具能正確處理跨時(shí)鐘關(guān)系。有些入門級(jí)開發(fā)板沒有提供可用的 PLL IP或者學(xué)習(xí)者想先跑通邏輯再優(yōu)化時(shí)序這時(shí)可以退一步用計(jì)數(shù)器分頻。50MHz 時(shí)鐘每隔一個(gè)周期翻轉(zhuǎn)一次電平就得到 25MHz。這個(gè)做法能運(yùn)行但有幾個(gè)隱患翻轉(zhuǎn)得到的時(shí)鐘在 FPGA 內(nèi)部是普通寄存器輸出沒有走全局時(shí)鐘網(wǎng)絡(luò)時(shí)會(huì)有明顯 skew綜合工具也容易把它當(dāng)作普通數(shù)據(jù)信號(hào)處理時(shí)序分析結(jié)果不準(zhǔn)確。所以我只建議在驗(yàn)證功能階段臨時(shí)用正式布局布線前還是要切到 PLL。reg clk_25m; always (posedge clk_50m or negedge rst_n) begin if (!rst_n) clk_25m 1b0; else clk_25m ~clk_25m; // 50MHz 二分頻得到 25MHz end這段代碼里clk_50m 是開發(fā)板晶振輸入rst_n 是異步復(fù)位。每次 clk_50m 上升沿到來(lái)時(shí) clk_25m 翻轉(zhuǎn)一次得到頻率減半的像素時(shí)鐘。邏輯上沒有難點(diǎn)但要注意這個(gè)時(shí)鐘不能直接用于觸發(fā)游戲邏輯模塊的 always 塊之外的其他時(shí)鐘域邏輯否則容易出現(xiàn)時(shí)序不穩(wěn)定。如果開發(fā)板支持 PLL我更推薦例化時(shí)鐘 IP。配置的時(shí)候直接把輸入頻率填成板載晶振頻率輸出填 25MHz生成后頂層模塊里像例化普通模塊一樣調(diào)用即可后面所有模塊統(tǒng)一用這個(gè)輸出時(shí)鐘避免跨時(shí)鐘域問(wèn)題。3. 按鍵消抖與游戲邏輯球反彈、擋板碰撞的狀態(tài)機(jī)實(shí)現(xiàn)按鍵彈球游戲里物理按鍵是最容易被忽略的“元件”。機(jī)械開關(guān)在按下和松開的瞬間觸點(diǎn)會(huì)來(lái)回彈跳約 5 到 20 毫秒直接把按鍵信號(hào)送給 FPGA你會(huì)看到球在擋板還沒動(dòng)的時(shí)候就出現(xiàn)了跳變位置或者一次按鍵被識(shí)別成多次。VGA 顯示是逐幀刷新的按鍵狀態(tài)不干凈游戲體驗(yàn)會(huì)非常明顯。3.1 按鍵消抖10ms 延時(shí)采樣的實(shí)現(xiàn)與參數(shù)選擇常見的消抖方案有三種RC 硬件濾波、延時(shí)計(jì)數(shù)器采樣、狀態(tài)機(jī)消抖。FPGA 里最穩(wěn)妥的是延時(shí)計(jì)數(shù)器采樣按鍵輸入電平變化后啟動(dòng)一個(gè)計(jì)數(shù)器統(tǒng)計(jì)電平穩(wěn)定持續(xù)時(shí)間只有穩(wěn)定超過(guò)約 10ms 才認(rèn)為按鍵狀態(tài)真正改變。10ms 這個(gè)值是有依據(jù)的——機(jī)械開關(guān)的抖動(dòng)最壞情況一般不超過(guò) 20ms多數(shù)在 5~10ms 范圍取 10ms 能在響應(yīng)速度和可靠性之間取得平衡。module debounce ( input wire clk, // 25MHz 像素時(shí)鐘 input wire rst_n, // 異步復(fù)位低有效 input wire key_in, // 原始按鍵電平 output reg key_clean, // 消抖后的穩(wěn)定電平 output reg key_pulse // 按下瞬間的單周期脈沖 ); reg [19:0] cnt; reg key_sync; always (posedge clk or negedge rst_n) begin if (!rst_n) begin cnt 20d0; key_clean 1b1; // 按鍵默認(rèn)高電平 key_sync 1b1; key_pulse 1b0; end else begin // 第一拍同步降低亞穩(wěn)態(tài)概率 key_sync key_in; // 輸入電平與當(dāng)前穩(wěn)定電平不同啟動(dòng)計(jì)數(shù) if (key_sync ! key_clean) begin cnt cnt 1b1; // 25MHz 下計(jì)數(shù)到 499999 約 20ms留足余量 if (cnt 20d499_999) begin key_clean key_sync; // 電平翻轉(zhuǎn)消抖完成 key_pulse 1b1; // 產(chǎn)生單周期脈沖 end end else begin cnt 20d0; key_pulse 1b0; end end end endmodule這段代碼的核心是兩個(gè)輸出key_clean 是消抖后的電平信號(hào)key_pulse 是按下瞬間產(chǎn)生的單周期高電平。游戲邏輯里只應(yīng)該使用 key_pulse原因是它只在按鍵狀態(tài)穩(wěn)定后給一拍不會(huì)出現(xiàn)長(zhǎng)按導(dǎo)致的重復(fù)觸發(fā)。如果把 key_clean 直接接到游戲邏輯按住按鍵不放時(shí)擋板會(huì)持續(xù)移動(dòng)具體行為取決于你自己的設(shè)計(jì)需求——但一般彈球游戲的擋板是持續(xù)移動(dòng)的那就應(yīng)該用 key_clean 控制方向用 key_pulse 做菜單確認(rèn)這類一次性動(dòng)作。cnt 計(jì)數(shù)器的位寬和閾值需要匹配時(shí)鐘頻率。上例中 clk 是 25MHz周期 40ns計(jì)數(shù)到 499999 需要 20ms比理論 10ms 多留了一倍余量能適應(yīng)手感較差的廉價(jià)按鍵。如果系統(tǒng)時(shí)鐘換成 50MHz閾值要改成 999999否則實(shí)際延時(shí)只有 10ms 的一半可能在抖動(dòng)未結(jié)束時(shí)就采到不穩(wěn)定電平。3.2 球的位置更新坐標(biāo)寄存器要有符號(hào)位彈球游戲的邏輯核心是兩件事維護(hù)球的位置把運(yùn)動(dòng)方向用有符號(hào)數(shù)表示維護(hù)擋板的位置用按鍵改變它的坐標(biāo)。位置坐標(biāo)直接用無(wú)符號(hào)數(shù)也可以但碰撞反彈時(shí)如果只靠方向標(biāo)志位控制加減代碼會(huì)變得啰嗦——不如把速度定義成有符號(hào)數(shù)正數(shù)代表向右下負(fù)數(shù)代表向左上每次幀更新直接做加法。坐標(biāo)寄存器的位寬有一個(gè)容易踩的坑ball_x 和 vx 相加時(shí)無(wú)符號(hào)數(shù)加有符號(hào)數(shù)中間結(jié)果必須能表達(dá)負(fù)數(shù)否則球越界后坐標(biāo)會(huì)回繞成巨大正值。我一般把球的坐標(biāo)定義成 11 位有符號(hào)寄存器而顯示接口兼容的范圍是 0~639這樣無(wú)論加法中間出現(xiàn)什么值邏輯上都是安全的。3.3 幀同步更新游戲狀態(tài)只在消隱期改變這里要強(qiáng)調(diào)一個(gè)影響畫面穩(wěn)定性的關(guān)鍵設(shè)計(jì)球的坐標(biāo)更新必須只在幀消隱期發(fā)生一次而不是每像素時(shí)鐘都執(zhí)行。VGA 顯示是一行行掃描的如果球坐標(biāo)在掃描過(guò)程中被修改同一幀畫面里球會(huì)被畫在兩個(gè)不同位置人眼看到的就是撕裂或鬼影。解決方法是利用 VGA 時(shí)序控制器產(chǎn)生一個(gè) frame_tick 信號(hào)——它發(fā)生在垂直同步脈沖開始處此刻顯示器正處于消隱期沒有任何像素在傳輸游戲邏輯在這個(gè)時(shí)刻更新坐標(biāo)最安全。module pong_game ( input wire clk, // 25MHz input wire rst_n, input wire frame_tick, // 垂直同步起始處的脈沖 input wire left_hold, // 左移按鍵電平 input wire right_hold, // 右移按鍵電平 output reg [10:0] ball_x, output reg [10:0] ball_y, output reg [9:0] paddle_x, output reg [9:0] paddle_y, output reg [10:0] score ); localparam [10:0] BALL_SIZE 11d8; localparam [9:0] PADDLE_W 10d64; localparam [9:0] PADDLE_H 10d8; localparam [10:0] X_MIN 11d4; localparam [10:0] X_MAX 11d628; // 640 - 8 - 4 localparam [10:0] Y_MIN 11d4; localparam [10:0] PADDLE_Y 11d452; // 距底 20 像素 reg signed [10:0] vx; reg signed [10:0] vy; always (posedge clk or negedge rst_n) begin if (!rst_n) begin ball_x 11d316; ball_y 11d240; paddle_x 10d288; paddle_y PADDLE_Y[9:0]; vx 11sd1; vy 11sd1; score 11d0; end else if (frame_tick) begin // 擋板移動(dòng)每幀最多移動(dòng) 4 像素 if (left_hold paddle_x 10d8) paddle_x paddle_x - 10d4; else if (right_hold paddle_x 10d568) // 640-64-8 paddle_x paddle_x 10d4; // 球位置累加方向由有符號(hào)速度決定 ball_x ball_x vx; ball_y ball_y vy; // 左右邊界碰撞用舊坐標(biāo)判斷避免越界 if (ball_x X_MIN) vx 11sd1; else if (ball_x BALL_SIZE X_MAX) vx -11sd1; // 上邊界碰撞 if (ball_y Y_MIN) vy 11sd1; // 擋板碰撞底邊進(jìn)入擋板區(qū)域且 x 范圍重合 if (ball_y BALL_SIZE PADDLE_Y ball_y BALL_SIZE PADDLE_Y PADDLE_H ball_x BALL_SIZE paddle_x ball_x paddle_x PADDLE_W) begin vy -11sd1; score score 11d1; end // 球落出下邊界重新開始 if (ball_y 11d480) begin ball_x 11d316; ball_y 11d240; vx 11sd1; vy 11sd1; end end end endmodule這段代碼里要特別留意非阻塞賦值的語(yǔ)義。ball_x ball_x vx 使用的是上一幀的 ball_x 值同一個(gè) always 塊里后續(xù)的 if 判斷也是基于上一幀坐標(biāo)。以球速為 1 像素/幀為例球永遠(yuǎn)不會(huì)踏進(jìn)邊界內(nèi)部因?yàn)榕袛嗪透率墙诲e(cuò)但有序的先看舊位置是否越界決定是否改速度方向再累加新位置。這個(gè)順序在低速下表現(xiàn)完美但一旦把速度提高到 2 像素/幀以上球就可能“跳過(guò)”邊界或擋板縫出現(xiàn)穿墻這種讓人抓狂的玄學(xué)問(wèn)題。處理辦法是提前預(yù)判下一幀位置把下一步的坐標(biāo)算出來(lái)再做邊界判定然后統(tǒng)一賦值。參數(shù)上PADDLE_Y 取 452 意味著擋板底邊在 460距離屏幕底邊 20 像素給玩家留出了反應(yīng)空間。擋板移動(dòng)步長(zhǎng) 4 像素/幀在 60fps 下手感大約是每秒 240 像素的橫移速度擋板寬 64 像素這個(gè)參數(shù)適合大多數(shù)人的反應(yīng)能力。若覺得太靈敏把步長(zhǎng)改成 2 或 3 再看手感。4. VGA 顯示控制器行場(chǎng)計(jì)數(shù)器、同步脈沖與像素坐標(biāo)映射VGA 控制器是整個(gè)項(xiàng)目里最需要耐心調(diào)試的部分。它的任務(wù)不是“畫畫面”而是精確地把畫面數(shù)據(jù)按照顯示器的掃描順序送出去。顯示器希望先收到一行同步脈沖再收到 640 個(gè)像素的顏色數(shù)據(jù)如此反復(fù) 480 行后收到一個(gè)場(chǎng)同步脈沖完成一幀。FPGA 端要做的事就是根據(jù)像素時(shí)鐘驅(qū)動(dòng)兩個(gè)計(jì)數(shù)器一個(gè)數(shù)行內(nèi)像素一個(gè)數(shù)行數(shù)在合適的位置拉低同步信號(hào)在可見區(qū)給出當(dāng)前坐標(biāo)對(duì)應(yīng)的 RGB 值。4.1 行場(chǎng)計(jì)數(shù)器代碼用 800 和 525 兩個(gè)模值驅(qū)動(dòng)行計(jì)數(shù)器 h_cnt 在 0 到 799 之間循環(huán)場(chǎng)計(jì)數(shù)器 v_cnt 在 0 到 524 之間循環(huán)。v_cnt 的遞增條件是 h_cnt 剛好回到 0也就是說(shuō)場(chǎng)周期是行周期的 525 倍兩層計(jì)數(shù)嵌套構(gòu)成了完整的幀掃描。module vga_ctrl ( input wire pclk, // 25MHz 像素時(shí)鐘 input wire rst_n, output reg hsync, output reg vsync, output reg [9:0] h_cnt, output reg [9:0] v_cnt, output wire [9:0] pixel_x, output wire [9:0] pixel_y, output wire blank ); localparam H_TOTAL 800; localparam H_SYNC 96; localparam H_BACK 48; localparam V_TOTAL 525; localparam V_SYNC 2; localparam V_BACK 33; // 行計(jì)數(shù)器0~799 always (posedge pclk or negedge rst_n) begin if (!rst_n) h_cnt 10d0; else if (h_cnt H_TOTAL - 1) h_cnt 10d0; else h_cnt h_cnt 1b1; end // 場(chǎng)計(jì)數(shù)器每行結(jié)束時(shí)判斷是否加一 always (posedge pclk or negedge rst_n) begin if (!rst_n) v_cnt 10d0; else if (h_cnt H_TOTAL - 1) begin if (v_cnt V_TOTAL - 1) v_cnt 10d0; else v_cnt v_cnt 1b1; end end // 同步脈沖低有效處于同步計(jì)數(shù)值內(nèi)時(shí)拉低 always (posedge pclk or negedge rst_n) begin if (!rst_n) begin hsync 1b1; vsync 1b1; end else begin hsync ~(h_cnt H_SYNC); vsync ~(v_cnt V_SYNC); end end // 可見區(qū)域坐標(biāo)減去同步和后肩得到屏幕標(biāo)系坐標(biāo) assign pixel_x (h_cnt H_SYNC H_BACK) ? h_cnt - H_SYNC - H_BACK : 10d0; assign pixel_y (v_cnt V_SYNC V_BACK) ? v_cnt - V_SYNC - V_BACK : 10d0; // blank位于可見區(qū)域時(shí)置高 assign blank (h_cnt H_SYNC H_BACK) (h_cnt H_SYNC H_BACK 640) (v_cnt V_SYNC V_BACK) (v_cnt V_SYNC V_BACK 480); // 幀開始脈沖消隱期起點(diǎn)用于游戲邏輯更新 wire frame_tick (v_cnt 0) (h_cnt 0); endmodulepixel_x 和 pixel_y 的計(jì)算比較關(guān)鍵。h_cnt 從 0 開始前 96 個(gè)時(shí)鐘是同步脈沖接著 48 個(gè)時(shí)鐘是后肩所以第 144 個(gè)時(shí)鐘才進(jìn)入可見區(qū)此時(shí)屏幕坐標(biāo)應(yīng)該是 0。用 h_cnt 減去 144 得到的就是當(dāng)前像素在 640 像素行內(nèi)的橫坐標(biāo)。場(chǎng)方向同理v_cnt 從 0 開始同步 2 行加后肩 33 行第 35 行進(jìn)入可見區(qū)v_cnt 減去 35 得到屏幕縱坐標(biāo)。這個(gè)坐標(biāo)系的起點(diǎn)在屏幕左上角向下向右為正方向。游戲邏輯里的球坐標(biāo)也是這個(gè)坐標(biāo)系兩個(gè)模塊對(duì)接時(shí)不需要做坐標(biāo)變換。4.2 顯示組合模塊把坐標(biāo)變成顏色有了 pixel_x 和 pixel_y顯示模塊的工作就是比較坐標(biāo)范圍。球是一個(gè) 8×8 的方塊擋板是 64×8 的長(zhǎng)條邊界是頂部和左右兩側(cè)的 4 像素寬亮線。比較邏輯組合成三個(gè)標(biāo)志位再按優(yōu)先級(jí)輸出顏色。球在最上方擋板其次邊界再次最后是背景。module vga_display ( input wire clk, input wire rst_n, input wire blank, input wire [9:0] pixel_x, input wire [9:0] pixel_y, input wire [10:0] ball_x, input wire [10:0] ball_y, input wire [9:0] paddle_x, input wire [9:0] paddle_y, output reg [3:0] vga_r, output reg [3:0] vga_g, output reg [3:0] vga_b ); localparam [9:0] BALL_SIZE 10d8; localparam [9:0] PADDLE_W 10d64; localparam [9:0] PADDLE_H 10d8; localparam [9:0] WALL_SIZE 10d4; reg in_ball; reg in_paddle; reg in_wall; // 比較像素坐標(biāo)與對(duì)象范圍生成標(biāo)志位 always (posedge clk or negedge rst_n) begin if (!rst_n) begin in_ball 1b0; in_paddle 1b0; in_wall 1b0; end else if (blank) begin in_ball 1b0; in_paddle 1b0; in_wall 1b0; end else begin in_ball (pixel_x ball_x[9:0]) (pixel_x ball_x[9:0] BALL_SIZE) (pixel_y ball_y[9:0]) (pixel_y ball_y[9:0] BALL_SIZE); in_paddle (pixel_x paddle_x) (pixel_x paddle_x PADDLE_W) (pixel_y paddle_y) (pixel_y paddle_y PADDLE_H); in_wall (pixel_x WALL_SIZE) || (pixel_x 640 - WALL_SIZE) || (pixel_y WALL_SIZE); end end // 輸出顏色blank 期間一律輸出黑色 always (posedge clk or negedge rst_n) begin if (!rst_n) begin vga_r 4h0; vga_g 4h0; vga_b 4h0; end else if (blank) begin vga_r 4h0; vga_g 4h0; vga_b 4h0; end else if (in_ball) begin vga_r 4hF; // 球是紅色 vga_g 4h0; vga_b 4h0; end else if (in_paddle) begin vga_r 4h0; // 擋板是綠色 vga_g 4hF; vga_b 4h0; end else if (in_wall) begin vga_r 4hF; // 邊界是白色 vga_g 4hF; vga_b 4hF; end else begin vga_r 4h2; // 背景是深藍(lán) vga_g 4h2; vga_b 4h5; end end endmodule注意比較條件里pixel_x ball_x[9:0]這里把 11 位的球坐標(biāo)截成低 10 位使用。正常游戲過(guò)程中球的坐標(biāo)不會(huì)超過(guò) 640直接截位不會(huì)出錯(cuò)但代碼語(yǔ)義上不夠嚴(yán)謹(jǐn)。更穩(wěn)的做法是把 pixel_x 擴(kuò)展為 11 位比較省去取位操作。顯示模塊里的另一層流水線是必要的比較邏輯從組合電路算出來(lái)到寄存器輸出需要一拍畫面整體會(huì)向右下方偏移一個(gè)像素肉眼看不出來(lái)但如果之后要做精細(xì)的碰撞判定心里要有這個(gè)偏移量。4.3 頂層模塊與引腳約束最后一公里的接線頂層模塊把前面三個(gè)模塊串起來(lái)同時(shí)處理開發(fā)板的引腳約束。這部分代碼沒有太多技術(shù)含量但最容易出低級(jí)錯(cuò)誤——信號(hào)名拼錯(cuò)、位寬不匹配、引腳約束文件漏了某個(gè)信號(hào)。我習(xí)慣把 VGA 的 RGB 信號(hào)和按鍵、時(shí)鐘分成三組約束每組單獨(dú)加注釋這樣報(bào)錯(cuò)時(shí)能快速定位是哪個(gè)環(huán)節(jié)。VGA 接口常見的電阻網(wǎng)絡(luò)是 R、G、B 各 4 位對(duì)應(yīng) 4 根信號(hào)線接到一個(gè)電阻網(wǎng)絡(luò)后驅(qū)動(dòng)模擬信號(hào)。如果你的開發(fā)板是 5 位或 3 位色深頂層信號(hào)位寬同步修改即可邏輯不需要?jiǎng)印Ｒ_約束里還要確認(rèn) VGA 的 hsync、vsync 對(duì)應(yīng) FPGA 的具體管腳編號(hào)不同開發(fā)板差異很大要逐個(gè)核對(duì)板卡原理圖這個(gè)環(huán)節(jié)不能憑經(jīng)驗(yàn)猜。綜合后的布局布線報(bào)告也要看一眼重點(diǎn)確認(rèn)沒有未連接的 VGA 引腳。很多新手在這里栽過(guò)跟頭功能仿真一切正常下載到板子上就是黑屏結(jié)果查到是約束文件里少寫了一個(gè)引腳。5. 常見問(wèn)題排查黑屏、按鍵失靈、畫面撕裂的根因與修復(fù)做到這里整套代碼已經(jīng)可以綜合下載了但在顯示器上真正亮起來(lái)之前幾乎注定要經(jīng)歷幾輪排查。我把最常見的問(wèn)題按視頻信號(hào)、輸入信號(hào)和邏輯三條線分開講。這些問(wèn)題我每一類都實(shí)際遇到過(guò)有的排查了整整一個(gè)晚上最后發(fā)現(xiàn)原因簡(jiǎn)單得讓人哭笑不得。5.1 黑屏且顯示器提示“無(wú)信號(hào)”同步極性或時(shí)鐘沒跑現(xiàn)象上電后顯示器直接進(jìn)入省電模式提示無(wú)信號(hào)輸入。開發(fā)板上的程序明明已經(jīng)燒錄進(jìn)去了。原因最常見的是 HSYNC 和 VSYNC 極性寫反。前面提過(guò) VGA 的同步脈沖是低電平有效如果你在代碼里把 hsync 在同步期拉高、其他時(shí)間拉低顯示器無(wú)法識(shí)別到正常的同步時(shí)序就直接放棄鎖定了。第二個(gè)高頻原因是像素時(shí)鐘沒到達(dá) VGA 控制器——如果頂層模塊里分的時(shí)鐘信號(hào)忘了連到 vga_ctrl 的 pclk綜合工具也不會(huì)報(bào)錯(cuò)因?yàn)樗J(rèn)這是一個(gè)未用信號(hào)直接優(yōu)化掉了。解決先用示波器或邏輯分析儀看 hsync 和 vsync 是否有波形沒有波形說(shuō)明時(shí)鐘或復(fù)位有問(wèn)題。有波形但顯示器無(wú)信號(hào)重點(diǎn)檢查同步極性把 hsync 拉低的那個(gè)條件改成計(jì)數(shù)小于 96。再檢查開發(fā)板上 VGA 接口的每個(gè)引腳是否都綁到了正確的 FPGA 管腳。5.2 按鍵偶爾無(wú)效或一次觸發(fā)多次抖動(dòng)處理不徹底現(xiàn)象快速連按時(shí)球和擋板的響應(yīng)時(shí)靈時(shí)不靈慢慢按鍵時(shí)有時(shí)一次按鍵球卻跳了兩下。原因一是消抖計(jì)數(shù)器的閾值設(shè)得太短比如只有 1ms機(jī)械抖動(dòng)還沒結(jié)束電平就被判定為穩(wěn)定按鍵狀態(tài)多次翻轉(zhuǎn)產(chǎn)生多個(gè)脈沖。二是按鍵信號(hào)穿過(guò) FPGA 管腳后沒有做同步處理直接進(jìn)入游戲邏輯觸發(fā)器采樣到亞穩(wěn)態(tài)出現(xiàn)不可預(yù)測(cè)的結(jié)果。解決消抖模塊里先加兩級(jí)寄存器同步再進(jìn)計(jì)數(shù)器采樣時(shí)鐘用 25MHz。計(jì)數(shù)閾值不要低于 5ms我建議直接取 20ms既能完全覆蓋抖動(dòng)窗口又不會(huì)對(duì)游戲操作造成可感知的延遲。確認(rèn)用的是 key_pulse 而不是 key_clean 做一次性動(dòng)作觸發(fā)的判定。5.3 畫面撕裂或球的軌跡出現(xiàn)殘影狀態(tài)更新時(shí)機(jī)不對(duì)現(xiàn)象球移動(dòng)速度快時(shí)屏幕上能看到球分成了上下兩個(gè)半塊或者擋板邊緣有橫條狀閃爍。刷新率越低越明顯。原因游戲邏輯里球的坐標(biāo)在每一幀的任意時(shí)鐘周期都可能更新而 VGA 控制器把一幀 480 行全部點(diǎn)完需要約 16ms。如果球的坐標(biāo)剛更新完就被顯示器采到整幀畫面里球只出現(xiàn)在新位置如果掃描到一半位置變了后面幾百行的球位置就和前面幾百行不一致看起來(lái)就是撕裂。解決球的坐標(biāo)更新必須限制在消隱期嚴(yán)格來(lái)說(shuō)只有一個(gè)時(shí)機(jī)——垂直同步脈沖開始處。把 vga_ctrl 里生成的 frame_tick 接到游戲邏輯的使能端確保一幀內(nèi)坐標(biāo)只改變一次。這個(gè)做法成本最低效果也最徹底。5.4 球穿墻或直接穿過(guò)擋板速度超過(guò) 1 像素/幀后的邊界漏洞現(xiàn)象球速?gòu)?1 提到 2 之后偶爾會(huì)從邊界直接穿出去或者從擋板側(cè)面穿過(guò)去但沒反彈。用單步仿真能復(fù)現(xiàn)但每次穿的位置還不固定。原因代碼里的碰撞判定用的是當(dāng)前幀坐標(biāo)如果上一幀球還在邊界內(nèi)側(cè)這一幀坐標(biāo)加了 2 像素球的左邊緣跳到了邊界外側(cè)被判定為“已經(jīng)在界內(nèi)”或“在界外的另一側(cè)”老邏輯里只有到達(dá)邊界那一幀才會(huì)反轉(zhuǎn)方向于是直接漏判。解決在更新坐標(biāo)之前先根據(jù)當(dāng)前坐標(biāo)和速度推算下一幀位置用預(yù)判坐標(biāo)做碰撞判定。邊界反彈時(shí)還要做鉗位更新后的坐標(biāo)不能越過(guò)邊界否則球會(huì)花一幀嵌在墻里顯示上出現(xiàn)“半個(gè)球鉆進(jìn)墻”的視覺問(wèn)題。速度越高這類判定越需要嚴(yán)謹(jǐn)不建議用加大邊界厚度來(lái)掩蓋問(wèn)題那會(huì)讓球的反彈位置和視覺位置越偏越多。5.5 RGB 顏色偏色或畫面右移引腳位序和 blank 鉗制現(xiàn)象球的顏色在屏幕上偏紅或偏黃畫面整體向右偏移了 8 像素左右右側(cè)有豎條鬼影。原因顏色偏色一般是 RGB 各位和開發(fā)板電阻網(wǎng)絡(luò)的連接順序接反了。FPGA 輸出的 vga_r[3:0] 連接到電阻網(wǎng)絡(luò)時(shí)MSB 和 LSB 的順序有嚴(yán)格要求接反了綠色數(shù)據(jù)可能串到紅色通道顏色自然不對(duì)。畫面偏移則多半是 blank 信號(hào)沒參與顏色鉗制——消隱期內(nèi) RGB 必須輸出黑色否則前肩后肩區(qū)域殘留上一幀的像素?cái)?shù)據(jù)顯示器把它當(dāng)有效像素顯示整幅畫面就被“擠”向右了。解決比對(duì)板卡原理圖確認(rèn) VGA 座子上的 R、G、B 引腳分別連到 FPGA 的哪幾個(gè)管腳按位序重新約束。顏色輸出邏輯里把 blank 作為最高優(yōu)先級(jí)條件保證消隱區(qū)絕對(duì)是 0。6. 進(jìn)階玩法與驗(yàn)證用仿真看時(shí)序、加分?jǐn)?shù)顯示和難度曲線如果你已經(jīng)把這套小游戲跑上板子并玩熟練了下一步值得做的事是加分?jǐn)?shù)顯示和難度遞增但這之前先補(bǔ)上仿真驗(yàn)證。我第一次做這個(gè)項(xiàng)目時(shí)直接上板黑屏后花了很長(zhǎng)時(shí)間才定位到時(shí)序問(wèn)題。后來(lái)養(yǎng)成了習(xí)慣任何 VGA 相關(guān)模塊先寫 testbench 跑仿真確認(rèn)波形正確再下載。testbench 里主要觀察三點(diǎn)hsync 的周期是否正好 800 個(gè) pixel_clkvsync 的周期是否正好 525 個(gè) hsync以及 blank 出現(xiàn)的區(qū)間和 640×480 是否吻合。仿真時(shí)給像素時(shí)鐘 25MHz模擬一幀約需要 16.6ms 的仿真時(shí)間跑完整幀會(huì)有點(diǎn)久。我一般只跑到第 600 行左右確認(rèn)前 30 行的同步和消隱波形正確后就可以停。如果要在仿真里看到球移動(dòng)需要給 frame_tick 足夠的周期數(shù)讓游戲邏輯更新幾次坐標(biāo)再檢查 vga_display 輸出的顏色是否跟著變化。這一層檢查能篩掉八成以上邏輯錯(cuò)誤。分?jǐn)?shù)顯示是最值得做的增強(qiáng)。VGA 上顯示文本常見做法是字符點(diǎn)陣把 0~9 十個(gè)數(shù)字做成 8×16 的像素點(diǎn)陣存在 ROM 里掃描到分?jǐn)?shù)區(qū)域時(shí)按行和列索引讀出對(duì)應(yīng)像素。實(shí)現(xiàn)不復(fù)雜但對(duì) VGA 時(shí)序的理解要求更高正好檢驗(yàn)學(xué)到的知識(shí)能不能舉一反三。難度遞增方面最簡(jiǎn)單的方案是每得 5 分把球速提高 1 像素/幀。但要先解決第 5.4 節(jié)提到的邊界預(yù)判問(wèn)題否則速度一提上去球就開始穿墻。另一個(gè)更容易實(shí)現(xiàn)的思路是增加擋板的移動(dòng)靈敏度懲罰也就是分?jǐn)?shù)越高每次按鍵擋板移動(dòng)步長(zhǎng)越小這樣不用改球速也能提升難度。最后分享一個(gè)我自己的習(xí)慣每次改完代碼先在仿真里跑一遍再上板驗(yàn)證不要直接拿板子試。VGA 這種同步敏感的接口一個(gè)參數(shù)錯(cuò)了就要花一輪燒錄下載的時(shí)間仿真能把這些成本降到最低。希望這篇筆記能幫你少踩一些坑把彈球游戲順利點(diǎn)亮在顯示器上。本文還有配套的精品資源點(diǎn)擊獲取