1. 從一道指令周期題說起硬件基礎到底在考什么很多人第一次翻開軟件設計師的備考資料看到計算機硬件基礎這一章第一反應是跳過。理由也很充分我是來做軟件設計的憑什么要懂什么總線、什么Cache、什么流水線我當初也是這么想的直到做了一套真題被一道指令周期的計算題卡了整整二十分鐘才意識到這一章的分值雖然不算最高但它是整張試卷里性價比最穩(wěn)的一塊——概念清晰、公式固定、題型重復率高屬于投入兩小時就能穩(wěn)穩(wěn)拿分的類型。軟件設計師考試里的硬件基礎和大學里計算機組成原理那門課完全不是一個難度層級。它不要求你會畫時序圖也不要求你推導浮點運算的舍入誤差它考的是你對計算機這個黑盒子的運行邏輯有沒有一個清晰的框架認知。指令怎么取、怎么譯碼、怎么執(zhí)行數(shù)據(jù)在CPU、內(nèi)存、Cache之間怎么流動總線帶寬怎么算流水線為什么能提速、提速的上限在哪里。這些東西說白了就是一句話你得知道程序跑起來的時候機器內(nèi)部發(fā)生了什么。這篇文章面向的是正在備考軟件設計師、或者想系統(tǒng)梳理硬件基礎知識的人。我會把這一章的核心考點拆成幾個模塊每個模塊講清楚三件事這個概念為什么存在、考試怎么考、以及我在做題時踩過哪些坑。文中涉及的計算題我都會給出完整的推導過程涉及的概念我都會用生活化的類比幫你建立直覺。你不需要任何硬件背景跟著走一遍就能把這一章吃透。需要先說明的是軟件設計師的硬件部分有個很明顯的特征它考的不是深度而是廣度和準確度。廣度意味著你要知道的東西不少從數(shù)制轉(zhuǎn)換到存儲體系到總線到流水線覆蓋面很寬準確度意味著很多題目就卡在一個細節(jié)上比如Cache命中率的公式里到底是命中次數(shù)還是命中率比如流水線的周期到底取哪一級的最大值。這些細節(jié)教材上往往一筆帶過但考試偏偏就考這些。2. 數(shù)據(jù)的表示為什么補碼能統(tǒng)治整個計算機2.1 原碼、反碼、補碼的來龍去脈計算機里所有的數(shù)據(jù)歸根結(jié)底都是0和1。但0和1怎么表示負數(shù)這件事在歷史上折騰了很久。最早用的是原碼最高位當符號位0表示正1表示負剩下的位表示絕對值。這個方案最直觀人一看就懂但它有兩個致命問題。第一個問題是正零和負零。8位原碼里00000000表示010000000表示-0。同一個零有兩種表示這在邏輯上就很別扭硬件做比較的時候還得額外判斷。第二個問題更嚴重減法沒法直接用加法器實現(xiàn)。你用原碼做1(-1)硬件得先判斷符號、再決定是做加法還是減法、最后還要處理符號位電路設計會變得非常復雜。于是有了反碼正數(shù)的反碼和原碼一樣負數(shù)的反碼是符號位不變、其余位取反。反碼解決了減法的問題但正負零的問題還在——00000000是011111111是-0。最終的贏家是補碼。補碼的規(guī)則是正數(shù)的補碼等于原碼負數(shù)的補碼等于反碼加一。這個加一看起來簡單效果卻非常漂亮它把-0的那個編碼擠掉了讓8位能表示的范圍從-127到127變成了-128到127多表示了一個數(shù)。更重要的是補碼讓減法徹底變成了加法——A減去B直接算A加上B的補碼就行符號位一起參與運算不需要任何特殊處理。記憶技巧求負數(shù)的補碼從右往左找到第一個1這個1和它右邊的0都不動左邊的所有位全部取反。比如-6的8位補碼6是00000110從右往左第一個1在倒數(shù)第二位保留這個1和右邊的0左邊取反得到11111010。這個方法比取反加一快得多考場上能省不少時間?？荚嚴镒畛Ｒ姷目挤ㄊ墙o你一個十進制數(shù)讓你寫出它的補碼或者反過來給你一個補碼讓你還原成十進制。還有一種進階考法是補碼的符號擴展把一個8位補碼擴展成16位正數(shù)高位補0負數(shù)高位補1。這個點在涉及數(shù)據(jù)類型轉(zhuǎn)換的題目里經(jīng)常出現(xiàn)。2.2 浮點數(shù)的表示與IEEE 754的考試套路浮點數(shù)在考試里的出現(xiàn)頻率比定點數(shù)低但一旦出現(xiàn)就是送分題或者送命題。送分的情況是考你IEEE 754的基本結(jié)構(gòu)符號位1位、階碼8位用移碼表示、尾數(shù)23位用原碼表示且隱含最高位的1。送命的情況是考你階碼的偏移量到底是多少、隱含位什么時候加什么時候不加。我用一個具體例子把整個流程走一遍。把十進制數(shù)-12.5轉(zhuǎn)成IEEE 754單精度格式第一步轉(zhuǎn)成二進制12.5 1100.1。第二步規(guī)格化把小數(shù)點移到第一個1后面得到1.1001乘以2的3次方。第三步確定符號位負數(shù)為1。第四步算階碼指數(shù)是3移碼的偏移量是127所以階碼 3 127 130轉(zhuǎn)成二進制是10000010。第五步確定尾數(shù)規(guī)格化后小數(shù)點后面的部分是1001補足23位得到10010000000000000000000。拼起來就是1 10000010 10010000000000000000000。注意階碼用移碼而不是補碼原因是移碼做比較運算更方便——移碼的無符號比較結(jié)果和帶符號比較結(jié)果一致硬件實現(xiàn)更簡單。這個為什么考試不考但理解了能幫你記住偏移量是127而不是128。浮點數(shù)這塊還有一個?？嫉膶Ρ葐尉群碗p精度的區(qū)別。單精度是1823雙精度是11152。雙精度的階碼偏移量是1023?？荚囉袝r候會給你一個雙精度的十六進制表示讓你解析套路和單精度完全一樣只是位數(shù)變了。2.3 校驗碼奇偶校驗、海明碼和CRC的分工校驗碼這一塊三種碼各有各的適用場景考試喜歡考它們的區(qū)別和計算。奇偶校驗最簡單就是在數(shù)據(jù)后面加一位使得整個編碼中1的個數(shù)是奇數(shù)奇校驗或偶數(shù)偶校驗。它能檢測出奇數(shù)個位出錯但檢測不出偶數(shù)個位出錯而且完全不能糾錯?？荚囈话憔涂寄隳懿荒軝z錯能不能糾錯這兩個判斷。海明碼是考試的重點。它的核心思想是在數(shù)據(jù)的特定位置插入校驗位每個校驗位負責校驗一組特定的數(shù)據(jù)位。校驗位的位置是2的冪次方第1、2、4、8、16位。每個數(shù)據(jù)位的位置編號可以拆成若干個校驗位位置的和它就被那幾個校驗位共同校驗。舉個例子8位數(shù)據(jù)需要幾位校驗位公式是2的k次方大于等于nk1其中n是數(shù)據(jù)位數(shù)k是校驗位數(shù)。n8時k4因為2的4次方168411316大于等于13。所以8位數(shù)據(jù)需要4位校驗位總共12位。海明碼的糾錯能力是檢二糾一可以檢測出兩位錯誤或者糾正一位錯誤?？荚嚱?jīng)常考這個結(jié)論以及校驗位位數(shù)的計算。CRC碼循環(huán)冗余校驗在考試里主要考概念它是用多項式除法產(chǎn)生的檢錯能力強但同樣不能糾錯。CRC在通信和存儲領(lǐng)域用得非常多考試有時候會結(jié)合數(shù)據(jù)傳輸?shù)膱鼍皝砜寄氵x哪種校驗方式。校驗方式檢錯能力糾錯能力典型應用場景奇偶校驗奇數(shù)位錯誤無簡單數(shù)據(jù)傳輸海明碼兩位錯誤一位錯誤內(nèi)存校驗CRC碼多位錯誤無網(wǎng)絡通信、磁盤存儲3. 存儲體系從寄存器到硬盤的速度階梯3.1 存儲器的層次結(jié)構(gòu)為什么長這樣計算機的存儲體系是一個金字塔越往上速度越快、容量越小、價格越貴越往下速度越慢、容量越大、價格越便宜。這個結(jié)構(gòu)不是人為設計的而是被物理規(guī)律逼出來的——速度快的存儲介質(zhì)比如SRAM成本高、集成度低速度慢的介質(zhì)比如磁盤成本低、容量大。如果全部用最快的機器貴得沒人買得起如果全部用最慢的機器慢得沒法用。所以只能分層用Cache把常用的數(shù)據(jù)放在離CPU近的地方。這個層次結(jié)構(gòu)里考試最關(guān)注的是Cache和主存之間的交互。Cache的存在基于一個叫局部性原理的假設程序在一段時間內(nèi)傾向于訪問同一塊內(nèi)存區(qū)域空間局部性以及重復訪問同一塊內(nèi)存區(qū)域時間局部性。因為有了局部性把最近用過的數(shù)據(jù)放在Cache里下次訪問就能直接命中不用去慢速的主存里取。3.2 Cache命中率與平均訪問時間的計算這是硬件部分最高頻的計算題沒有之一。公式本身不復雜但考試喜歡在細節(jié)上做文章?；竟绞瞧骄L問時間 命中率 × Cache訪問時間 未命中率 × 主存訪問時間。但這里有個坑有些題目里未命中時的訪問時間不是單純的主存訪問時間而是先訪問Cache發(fā)現(xiàn)沒命中再去訪問主存的總時間也就是Cache訪問時間加上主存訪問時間。這兩種理解會導致完全不同的答案。我拿一道典型題來說明。假設Cache訪問時間是1ns主存訪問時間是10ns命中率是95%。如果按第一種理解平均時間 0.95×1 0.05×10 0.95 0.5 1.45ns。如果按第二種理解平均時間 0.95×1 0.05×(110) 0.95 0.55 1.5ns。做題時一定要看清楚題目怎么描述未命中的過程。如果題目說未命中時需要訪問主存通常指的是第二種如果說未命中時直接訪問主存可能是第一種。這個細節(jié)每年都能坑掉一批人。還有一種進階考法是多級Cache。比如L1和L2兩級CacheL1命中率90%L2命中率80%在L1未命中的情況下。這時候的計算要分步先算L1未命中的概率是10%這10%里又有80%在L2命中所以L2的全局命中率是10%×80%8%剩下2%才去訪問主存。平均時間 0.9×L1時間 0.08×L2時間 0.02×主存時間。3.3 主存容量計算與地址編址主存容量的計算題通常和地址總線、數(shù)據(jù)總線結(jié)合在一起考。核心關(guān)系是存儲容量 存儲單元個數(shù) × 每個存儲單元的位數(shù)。如果題目告訴你地址總線是20位數(shù)據(jù)總線是8位那么存儲單元個數(shù)是2的20次方每個單元8位總?cè)萘烤褪?的20次方×8位 1M×8位 1MB。這里有個容易混淆的點按字節(jié)編址和按字編址。按字節(jié)編址時每個地址對應一個字節(jié)8位按字編址時每個地址對應一個字字長可能是16位、32位等。如果題目說按字編址字長為32位地址總線24位那么容量 2的24次方×32位 16M×32位 64MB?？荚囘€喜歡考內(nèi)存芯片的擴展。比如用若干片小容量芯片拼成大容量內(nèi)存需要多少片。這個計算分兩步先看位擴展數(shù)據(jù)位數(shù)不夠需要并聯(lián)再看字擴展存儲單元個數(shù)不夠需要串聯(lián)。比如用1K×4位的芯片組成4K×8位的內(nèi)存需要(4K/1K)×(8/4) 4×2 8片。4. 指令系統(tǒng)與流水線CPU內(nèi)部的裝配線4.1 指令的格式與尋址方式一條指令通常由操作碼和操作數(shù)兩部分組成。操作碼告訴CPU要做什么加、減、跳轉(zhuǎn)等操作數(shù)告訴CPU對誰做。操作碼的位數(shù)決定了指令的種類數(shù)如果操作碼有4位最多支持16種指令。尋址方式是考試的高頻考點核心是搞清楚操作數(shù)在哪里。常見的尋址方式有立即尋址操作數(shù)直接寫在指令里取指令的時候順便就取到了速度最快但操作數(shù)大小受指令長度限制。直接尋址指令里給的是操作數(shù)的內(nèi)存地址需要再訪問一次內(nèi)存才能拿到操作數(shù)。間接尋址指令里給的是一個地址這個地址里存的才是操作數(shù)的地址需要訪問兩次內(nèi)存。寄存器尋址操作數(shù)在寄存器里不需要訪問內(nèi)存速度快。寄存器間接尋址指令里給的是寄存器編號寄存器里存的是操作數(shù)的內(nèi)存地址需要訪問一次內(nèi)存?？荚嚦？嫉氖悄姆N尋址方式需要訪問幾次內(nèi)存。記住一個規(guī)律操作數(shù)在指令里立即尋址是0次操作數(shù)在寄存器里寄存器尋址是0次操作數(shù)在內(nèi)存里直接尋址是1次操作數(shù)的地址在內(nèi)存里間接尋址是2次。4.2 流水線的基本原理與執(zhí)行時間計算流水線的思想來自工廠的裝配線把一條指令的執(zhí)行拆成多個階段每個階段由獨立的硬件負責不同指令的不同階段可以重疊執(zhí)行。這樣雖然單條指令的執(zhí)行時間沒變但整體的吞吐率提高了。經(jīng)典的流水線分五個階段取指IF、譯碼ID、執(zhí)行EX、訪存MEM、寫回WB。在理想情況下每個時鐘周期都有一條指令完成流水線的吞吐率是每個周期一條指令。流水線的執(zhí)行時間計算公式是第一條指令的完整執(zhí)行時間 (指令條數(shù) - 1) × 流水線周期。其中流水線周期是所有階段中耗時最長的那個階段的時間。舉個例子某流水線分4個階段各階段時間分別是2ns、3ns、2ns、1ns執(zhí)行100條指令。流水線周期取最大值3ns。第一條指令需要23218ns剩下的99條每條需要一個周期3ns總時間 8 99×3 305ns。如果不使用流水線每條指令都需要8ns100條就是800ns。加速比 800/305 ≈ 2.62。這里有個關(guān)鍵點流水線的加速比有上限上限等于流水線的級數(shù)。因為理想情況下流水線的吞吐率是串行的k倍k是級數(shù)但實際中由于各階段時間不均衡、存在數(shù)據(jù)沖突等原因加速比會低于k?？荚嚾绻麊柲慵铀俦饶芊癯^流水線級數(shù)答案是不能。4.3 流水線的沖突與冒險流水線不是完美的它會遇到三種沖突結(jié)構(gòu)沖突是指多條指令同時爭用同一個硬件資源。比如取指階段和訪存階段都要訪問內(nèi)存如果只有一個內(nèi)存端口就會沖突。解決辦法是增加硬件資源比如分開的指令Cache和數(shù)據(jù)Cache。數(shù)據(jù)沖突是指后面的指令需要用到前面指令還沒寫回的結(jié)果。比如指令A要算R1R2存到R3指令B緊接著要用R3。解決辦法有 forwarding旁路技術(shù)把計算結(jié)果直接傳給下一條指令不用等寫回或者插入氣泡stall讓流水線等一等?？刂茮_突是指遇到跳轉(zhuǎn)指令時流水線不知道下一條該取哪條指令。解決辦法有分支預測猜一個方向先取著猜錯了再回滾?？荚嚴飻?shù)據(jù)沖突考得最多通常給你一段指令序列問你哪里會發(fā)生沖突、需要插入幾個氣泡。判斷方法是看相鄰指令之間有沒有寫后讀的關(guān)系。5. 總線與I/O系統(tǒng)數(shù)據(jù)的高速公路與出入口5.1 總線帶寬的計算總線是連接CPU、內(nèi)存、外設的公共通道?？偩€的性能指標主要有兩個寬度和頻率。寬度是指一次能傳多少位數(shù)據(jù)頻率是指每秒能傳多少次。總線帶寬的計算公式是帶寬 總線寬度 × 總線頻率 / 8除以8是把位轉(zhuǎn)換成字節(jié)。比如總線寬度32位頻率100MHz帶寬 32×100M/8 400MB/s?？荚囉袝r候會考總線復用地址線和數(shù)據(jù)線共用一組線先傳地址再傳數(shù)據(jù)。這樣做的好處是減少引腳數(shù)降低成本缺點是降低了傳輸效率因為地址和數(shù)據(jù)不能同時傳。還有一種考法是總線的仲裁多個設備同時請求使用總線時怎么決定誰先用。常見的仲裁方式有鏈式查詢、計數(shù)器定時查詢、獨立請求。鏈式查詢最簡單但優(yōu)先級固定離控制器近的設備優(yōu)先級高獨立請求最靈活但需要的線最多。5.2 I/O控制方式的演進I/O控制方式經(jīng)歷了從CPU全程參與到CPU幾乎不參與的演進考試喜歡考這幾種方式的區(qū)別。程序查詢方式CPU不斷查詢外設的狀態(tài)直到外設準備好才進行數(shù)據(jù)傳輸。這種方式CPU利用率極低因為大部分時間都在空轉(zhuǎn)等待。中斷方式外設準備好之后主動通知CPUCPU暫停當前程序去處理數(shù)據(jù)傳輸。這種方式比查詢方式效率高但每次數(shù)據(jù)傳輸都需要CPU介入對于大量數(shù)據(jù)傳輸來說開銷還是太大。DMA方式直接內(nèi)存訪問由一個專門的DMA控制器負責數(shù)據(jù)搬運CPU只需要在開始的時候告訴DMA從哪搬到哪、搬多少然后就可以去干別的事了。DMA搬完之后發(fā)一個中斷通知CPU。這種方式適合大量數(shù)據(jù)的快速傳輸比如磁盤讀寫。通道方式比DMA更高級通道本身就是一個小的處理器可以執(zhí)行通道程序控制多臺外設。這種方式在大中型機里用得多軟件設計師考試里一般只考概念。I/O方式CPU參與程度適用場景數(shù)據(jù)傳輸單位程序查詢?nèi)虆⑴c簡單外設字節(jié)/字中斷每次傳輸都參與鍵盤、鼠標字節(jié)/字DMA僅開始和結(jié)束參與磁盤、網(wǎng)卡數(shù)據(jù)塊通道幾乎不參與大型機多外設一組數(shù)據(jù)塊5.3 中斷處理的全過程中斷是考試的重點尤其是中斷響應的時間點和中斷處理的步驟。中斷響應的時機是一條指令執(zhí)行完畢之后而不是在指令執(zhí)行過程中。這是因為指令執(zhí)行到一半被打斷的話現(xiàn)場很難保存和恢復。所以CPU會在每條指令結(jié)束時檢查有沒有中斷請求有的話就響應。中斷處理的完整步驟是保護現(xiàn)場把當前程序的斷點和寄存器內(nèi)容壓棧、識別中斷源找到是哪個設備發(fā)出的中斷、執(zhí)行中斷服務程序、恢復現(xiàn)場、返回斷點。考試?？嫉囊粋€細節(jié)是中斷屏蔽高優(yōu)先級的中斷可以屏蔽低優(yōu)先級的中斷但低優(yōu)先級不能屏蔽高優(yōu)先級。還有中斷嵌套高優(yōu)先級的中斷可以打斷正在執(zhí)行的低優(yōu)先級中斷服務程序。有個容易混淆的點中斷和異常不是一回事。中斷是外部事件引起的比如鍵盤按下異常是內(nèi)部事件引起的比如除零、缺頁。考試有時候會用內(nèi)部中斷和外部中斷來區(qū)分內(nèi)部中斷就是異常。6. 備考實操我是怎么把這一章從弱項變成送分題的6.1 建立知識框架比刷題更重要我一開始備考的時候上來就刷題結(jié)果發(fā)現(xiàn)硬件部分的題目錯得五花八門有時候是公式記混了有時候是概念理解偏了有時候是題目里的某個詞沒注意到。后來我停下來花了一個下午把這一章的框架畫了一遍數(shù)據(jù)表示、存儲體系、指令系統(tǒng)、流水線、總線、I/O六大塊每塊下面列出核心概念和公式。畫完之后再刷題正確率明顯上來了?？蚣艿淖饔檬亲屇阒肋@道題考的是哪一塊然后從那一塊的知識庫里調(diào)取對應的公式和方法。沒有框架的話每道題都是新的刷再多也形不成積累。6.2 計算題要動手算不能只看硬件部分的計算題看答案覺得哦原來是這樣和自己動手算一遍完全是兩回事。我踩過的坑是看答案的時候覺得流水線周期取最大值這個規(guī)則很簡單結(jié)果做題的時候遇到各階段時間有零有整的一緊張就取錯了。我的建議是每類計算題至少動手算十道算到不用想就能寫出公式為止。尤其是Cache命中率、流水線執(zhí)行時間、總線帶寬、主存容量這四類幾乎每年都考必須練到條件反射。6.3 易混淆概念要對比著記硬件部分有很多成對出現(xiàn)的概念單獨記很容易混對比著記就清楚多了。比如原碼 vs 補碼原碼直觀但有正負零補碼統(tǒng)一但需要轉(zhuǎn)換Cache vs 內(nèi)存Cache快但小且貴內(nèi)存慢但大且便宜中斷 vs DMA中斷每次傳輸都要CPU參與DMA只在開始和結(jié)束參與流水線周期 vs 指令執(zhí)行時間周期取最慢階段執(zhí)行時間是各階段之和我當時的做法是拿一張A4紙左邊寫概念A右邊寫概念B中間寫區(qū)別?？记胺槐楸确滩目斓枚?。6.4 考試當天的做題策略硬件部分的題目在試卷里通常是前幾道這時候腦子最清醒適合做計算題。我的策略是先掃一遍所有硬件題把純概念題比如以下哪種尋址方式需要訪問內(nèi)存兩次快速做掉把計算題標記出來等概念題做完再集中算。這樣避免在一道計算題上卡太久影響后面的節(jié)奏。還有一點硬件部分的題目如果算了兩次答案不一樣不要慌回去檢查單位有沒有統(tǒng)一ns和μs、MB和Mb檢查公式有沒有用錯命中率有沒有搞反檢查題目有沒有額外的條件比如不考慮Cache訪問時間。大部分錯誤都是這些細節(jié)引起的。6.5 這一章值得投入多少時間我的判斷是硬件基礎這一章投入總備考時間的10%到15%比較合理。它不像數(shù)據(jù)結(jié)構(gòu)那樣需要大量練習也不像操作系統(tǒng)那樣概念繁多它的知識點是有限的、封閉的把框架建起來、把公式練熟、把易混點對比清楚就能拿到大部分分數(shù)。如果你時間緊張優(yōu)先保證這幾塊補碼轉(zhuǎn)換、Cache命中率計算、流水線執(zhí)行時間計算、總線帶寬計算。這四塊幾乎每年都考而且題型固定投入產(chǎn)出比最高。海明碼、CRC、中斷嵌套這些考的頻率稍低但概念不難考前過一遍就行。最后說一個我自己的體會硬件基礎這一章學的時候覺得枯燥但學完之后回頭看它其實是整個軟件設計師知識體系里最實在的一塊。你寫的每一行代碼最終都要變成指令在CPU里跑都要經(jīng)過Cache和內(nèi)存都要通過總線跟外設交互。理解了這些你對程序性能的理解會完全不一樣——你知道為什么數(shù)組遍歷比鏈表快空間局部性好Cache命中率高你知道為什么減少函數(shù)調(diào)用能提速減少流水線沖突你知道為什么批量讀寫比逐條讀寫快DMA vs 中斷。這些直覺是光看軟件層面的書得不到的。