如果你剛接觸Cadence十有八九會在“元件庫”這三個字上卡一下。明明原理圖里拖一個電阻出來挺順手等到畫完準備導到PCB系統(tǒng)卻提示找不到封裝或者同事發(fā)來一個工程壓縮包你打開一看所有器件名旁邊都是問號再或者裝了最新版的Cadence打開Capture準備新建原理圖默認庫路徑是空的你根本不知道該去哪里找那些元器件。這些問題的根源都指向同一件事——Cadence的元件庫到底是怎么組織的。很多人以為元件庫就是一個文件像某些國產(chǎn)EDA工具那樣一個集成庫搞定原理圖符號、封裝和3D模型Cadence不是這樣的它是分散的、分層的、由多個工具協(xié)同維護的一套體系。搞懂這套體系比記住某個按鈕在哪更值錢這篇就把我這些年用Cadence整理元件庫的經(jīng)驗完整捋一遍。1. 一個元件從庫到板子要走完的三段路原理圖符號、封裝與仿真模型Cadence旗下有兩條大家最常接觸的產(chǎn)品線OrCAD Capture負責畫原理圖Allegro負責做PCB設(shè)計另外還有一個Virtuoso是IC設(shè)計方向的做版圖的同事才用得上。很多初學者把這三者混成一個大口袋覺得裝上了Cadence就等于什么都有了結(jié)果真到用的時候發(fā)現(xiàn)每一條產(chǎn)品線都有自己的庫體系而且相互之間靠“屬性名稱”來掛鉤不是靠自動識別。1.1 Cadence元件庫不是“一個庫”而是一套文件體系我見過太多人問同一個問題“有沒有一個包含了全部元器件的庫文件”答案是沒有也不可能有。原理圖階段你需要的是符號庫它決定元件在圖紙上長什么樣、有幾個引腳、引腳叫什么名字Capture里對應的是.olb文件PCB階段你需要的是封裝庫它決定元件在板子上物理占多大面積、焊盤怎么排列、絲印怎么畫Allegro里面對應的是.dra、.psm、.fsm、.pad這幾種文件如果你還要做仿真就需要PSpice模型庫通常是.lib或者帶仿真屬性的模型文件。這三層是完全獨立的Capture畫原理圖時不知道你真實芯片的物理尺寸Allegro擺封裝時也不關(guān)心你的原理圖符號畫得多美觀它們之間通過屬性字段來互相引用。比如你在原理圖中放了一個STM32F407Capture管它叫U1U1這個符號上必須有一個屬性名字叫“PCB Footprint”屬性值寫成“LQFP100”Allegro導入網(wǎng)表時就是靠這個字符串去找封裝庫里叫LQFP100的封裝。1.2 常見庫文件后綴速查我把平時最常碰到的庫相關(guān)后綴整理成了一張表新手照著認就行不用全背但至少要能一眼看出來某個文件是干嘛的。文件后綴所屬工具作用備注.olbCapture原理圖符號庫一個文件里可以包含多個器件.libPSpice / Capture仿真模型庫也可能是Capture的舊版符號庫要看上下文.draAllegro封裝源文件可編輯的封裝繪圖文件.padAllegro焊盤定義文件每個封裝里面引用的獨立焊盤.psmAllegro貼片封裝符號供PCB布局時調(diào)用的成品封裝.fsmAllegro通孔封裝符號直插元件常用.ssmAllegro特殊封裝符號比如金手指、連接器外殼.cpmCapture CIS集成化元件屬性包配合CIS數(shù)據(jù)庫使用這里有個特別容易搞混的地方.lib后綴在Cadence體系里有兩個身份一個是PSpice仿真模型文件另一個是舊版本Capture的符號庫。你從網(wǎng)上下載某個廠商的仿真模型多半是.lib但如果你打開一個老項目看到庫列表里加了一個.lib那可能是前人把原理圖符號另存成了lib格式。別問問就是Cadence的歷史包袱。1.3 元件、封裝、焊盤三者的關(guān)聯(lián)邏輯理清這三者關(guān)系我習慣用一個生活化類比原理圖符號就像菜譜上的菜品圖片告訴你這道菜是什么封裝就像裝這道菜的盤子決定它在餐桌PCB上占多大地方焊盤就是盤子里那個固定菜的位置負責真正和桌面接觸。你點菜的時候看圖片上菜的時候看盤子而盤子能不能放穩(wěn)靠的是底部那幾個接觸點——也就是焊盤。在Cadence里一個完整的元件引用鏈是這樣的Capture符號的屬性里有“PCB Footprint”字段指向Allegro封裝庫里的.psm文件.psm封裝內(nèi)部又引用了若干個.pad焊盤文件。任何一個環(huán)節(jié)對不上結(jié)果就是你在原理圖里無比順暢地擺了100個電容導入PCB時100個封裝全部報錯。所以我在建庫的時候永遠遵循一條原則先定義焊盤再畫封裝最后畫原理圖符號順序不能亂。這個習慣幫我避開了無數(shù)低級問題。2. 庫裝好了卻找不到器件路徑配置與常見安裝坑很多人以為軟件裝完就可以直接用對于Cadence這只是萬里長征第一步。如果你打開Capture發(fā)現(xiàn)菜單里的Place Part窗口是空的或者打開Allegro導入網(wǎng)表時報“could not find footprint”大概率不是庫文件缺失而是路徑?jīng)]配置好。2.1 三處路徑設(shè)置缺一個都會“找不到”Capture和Allegro各有各的路徑配置入口我分別說說。打開Capture的Place Part對話框左下角有個“Add Library”按鈕這里添加的是.olb符號庫。軟件默認會帶一批庫路徑比如C:\Cadence\SPB_17.4\tools\capture\library里面有discrete.olb、analog.olb、connector.olb這些常用庫。很多初學者的第一個坑就是在這里點了“Remove”把默認庫刪了然后又不知道去哪加回來。Allegro的封裝路徑配置在Setup—User Preferences里面手動改的時候要找到兩個關(guān)鍵項psmpath是封裝符號路徑padpath是焊盤路徑。這兩個必須同時指向你的庫目錄哪怕封裝文件就在眼前padpath沒配好Allegro一樣會告訴你找不到焊盤。第三個路徑是CIS數(shù)據(jù)庫的后面單獨說。這里別急路徑配置不是一次性買賣每換一次版本、每換一次電腦都得回來檢查一遍。2.2 環(huán)境變量HOME到底管什么Cadence安裝目錄里有個叫CDSROOT的環(huán)境變量指向軟件安裝根目錄這個通常在安裝時自動配好。真正容易出問題的是另一個叫HOME的環(huán)境變量它決定了Cadence在哪里讀寫用戶配置包括Capture.ini和Allegro的env文件。HOME指向的目錄下Cadence會創(chuàng)建pcbenv文件夾里面放著allegro.env你的快捷鍵、顏色配置、庫路徑偏好都存在這里。我見過一個很典型的問題某同事重裝了系統(tǒng)沒有設(shè)置HOMECadence就把配置寫到了默認的C:\Users\用戶名下。這本不算錯但他之前的一份env文件里已經(jīng)積累了很多UI設(shè)置因為HOME變了新的Cadence完全不讀舊配置他以為快捷鍵丟了其實是環(huán)境變量指錯了地方。我的建議是在系統(tǒng)環(huán)境變量里新建一個HOME統(tǒng)一指向一個自己好找的目錄比如D:\Cadence_Config。這樣以后重裝軟件、遷移電腦只要把這個目錄拷走快捷鍵、顏色、庫路徑全部一鍵恢復。這個技巧看起來不起眼實際上比很多所謂高階玩法都實用它就是Cadence的“漫游配置包”。2.3 ODBC數(shù)據(jù)源配置的32位/64位陷阱熱搜詞里有一個“cadence 怎么設(shè)置odbc數(shù)據(jù)源”這個問題幾乎每個月都有人問而且總是出現(xiàn)在配置CIS數(shù)據(jù)庫的階段。CIS要連接外部元件數(shù)據(jù)庫比如Access、SQL Server靠的是Windows的ODBC數(shù)據(jù)源。設(shè)置入口藏得很深而且有個致命陷阱Cadence 16.6、17.2、17.4這些版本很多都是32位程序如果你的系統(tǒng)是64位Windows打開控制面板—管理工具—ODBC數(shù)據(jù)源64位新建的數(shù)據(jù)源Cadence根本不認。必須打開32位的ODBC管理器路徑在C:\Windows\SysWOW64\odbcad32.exe從這里新建用戶DSN選擇對應的Access或SQL Server驅(qū)動再指向你的數(shù)據(jù)庫文件然后回到Capture的CIS配置里才能看到這個數(shù)據(jù)源。我記得第一次配這個的時候找了整整一個下午當時憤憤不平后來才明白64位系統(tǒng)只是能跑32位軟件不代表32位軟件能直接調(diào)用64位系統(tǒng)的ODBC配置。這個知識點考試不考但實際工作里一坑一個準。3. 畫一個能用的原理圖符號從零建庫的實操記錄自帶的元件庫再多也總有覆蓋不到的時候尤其現(xiàn)在芯片型號更新那么快新出的傳感器、電源芯片封裝小眾得厲害廠商給的參考設(shè)計往往只管PCB封裝原理圖符號經(jīng)常要自己畫。這一節(jié)我用一個最典型的例子——給一個四引腳傳感器畫原理圖符號把流程走一遍。3.1 新建OLB并規(guī)劃命名打開CaptureFile—New—Library新建一個.olb文件立即保存文件名建議按公司或項目命名比如Company_Discrete.olb避免什么都往一個“庫1”里塞。在左側(cè)工程管理窗口里選中這個庫右鍵New Part彈出創(chuàng)建器窗口。命名這里有個講究Part Name用元件類型比如“SHT30”Part Reference Prefix填“U”。如果同一封裝下有多個邏輯單元比如四路運放LM324一個封裝里裝了4個相同電路建議用“Homogeneous”類型后續(xù)可以分成四個part分別在原理圖不同位置放置但PCB上還是同一個封裝?！癏eterogeneous”則是異質(zhì)單元一個封裝里放不同的電路很少碰到了解即可。3.2 引腳設(shè)計與電氣類型符號外形先畫一個矩形框占位然后開始放引腳。每個Pin有兩個關(guān)鍵屬性Number是引腳編號必須和芯片實物一致Name是引腳功能名比如VCC、GND、SDA、SCL。電氣類型Type一定要認真選不能全選Passive。輸入引腳選Input輸出引腳選Output電源引腳選Power雙向引腳選Bidirectional。選錯了短時間看不出問題跑DRC的時候會報“output connected to output”這種莫名其妙的錯誤其實就是類型沒設(shè)對。引腳形狀也有講究時鐘信號做成Clock形狀低有效信號做Dot形狀這些細節(jié)能讓原理圖專業(yè)性提高一個檔次別人看圖的時候一目了然。3.3 符號屬性與PCB Footprint的對應畫好外形和引腳還要在屬性編輯器里添加幾個關(guān)鍵屬性Value填具體型號或標稱值PCB Footprint填封裝名稱Manufacturer和Manufacturer Part Number可以配合CIS用。這里必須強調(diào)PCB Footprint屬性值一定要和Allegro封裝庫里的.psm文件名完全一致包括大小寫。很多初學者栽在這里原理圖畫得工工整整導入網(wǎng)表時報錯一看原因焊盤文件路徑錯了、封裝名多了個空格、大小寫不匹配——都是這種一眼看不出來的細節(jié)。我自己的習慣是在Capture里設(shè)置一個“PCB Footprint”屬性只填封裝名不填路徑路徑統(tǒng)一在Allegro的psmpath里配。這樣封裝放在哪個目錄都能找得到靈活度最高。3.4 新手畫符號最常踩的三個坑畫好符號并不意味著萬事大吉我總結(jié)三個最容易踩的坑。第一個坑引腳長度和位置不整齊。Capture里引腳末端都有電氣連接點放置時按著功能把同一側(cè)引腳對齊電源放上方地放下方信號放兩側(cè)這樣后續(xù)連線時不會交叉成一團。第二個坑隱藏引腳的處理。有些芯片的電源引腳默認隱藏這看起來清爽但新手很容易忘記給隱藏引腳分配網(wǎng)絡(luò)最后仿真時器件缺電。我的建議是前幾次畫庫不要用隱藏引腳全擺出來后面熟練了再考慮隱藏。第三個坑參考編號前綴用錯。電阻用R、電容用C、電感用L、芯片用U、測試點用TP這些前綴對應了Allegro里的器件類型對BOM整理和PCB上器件屬性分類有影響別亂來。畫庫這件事速度和準確率是練出來的。我畫一個四引腳器件從新建到保存大概五分鐘但前提是前面這些屬性、類型、命名的規(guī)矩已經(jīng)刻在肌肉記憶里了。4. PCB封裝庫讓元件真正落地的關(guān)鍵原理圖符號解決了“這元件是啥”的問題封裝庫解決的是“這元件怎么焊在板上”的問題。這一環(huán)比原理圖符號更考驗細心因為封裝尺寸一旦錯了板子做出來芯片就是放不上去只能重新打樣費錢費時間。4.1 焊盤庫與封裝的分工在Allegro里焊盤是用獨立的Padstack Editor工具創(chuàng)建的保存為.pad文件。一個焊盤文件里定義了金屬焊盤尺寸、鉆孔尺寸、熱風焊盤Thermal Relief、反焊盤Anti Pad等參數(shù)。一個封裝文件.psm或.fsm則是把這些焊盤按特定間距擺放再加上絲印框、裝配層、器件中心原點等信息。怎么理解焊盤是“單個引腳的真實物理接觸面”封裝是“所有引腳按芯片引腳間距拼成一個整體”。所以建封裝的第一步是打開數(shù)據(jù)手冊找到焊盤尺寸推薦表而不是憑空畫一個矩形就完事。以一個貼片電容0402為例數(shù)據(jù)手冊會給出焊盤長寬推薦值還有兩焊盤之間的中心距。你需要在Padstack Editor里新建一個SMD類型的焊盤設(shè)定Begin Layer的Regular Pad尺寸通常用Rectangle形狀如果是芯片常用的還有Square、Oblong、Circle。做好焊盤保存后再進PCB Editor創(chuàng)建封裝。4.2 手工建封裝從數(shù)據(jù)手冊到封裝Allegro里新建封裝我習慣用Package Symbol.dra向?qū)?。步驟大概是File—NewDrawing Type選Package Symbol設(shè)置好路徑后進入編輯器。先調(diào)用布局網(wǎng)格Add—Pin在Options面板里選擇剛才建好的焊盤文件按數(shù)據(jù)手冊的引腳間距輸入坐標逐個放置引腳。引腳放完后畫絲印框這一步可以直接用Add—Line在Package Geometry—Silkscreen_Top層畫寬度0.127mm比較合適矩形邊框比芯片本體外擴0.3~0.5mm方便目視對位。裝配層Place_Bound_Top也要畫一個稍大一點的框高度至少設(shè)2mm這關(guān)系到后續(xù)PCB的器件間距檢查。還有一步特別容易忽略設(shè)置器件原點Symbol Origin也就是封裝上的坐標零點一般設(shè)在第一個引腳或幾何中心。如果原點歪了后面在PCB上按坐標擺放器件時會偏得亂七八糟。保存時會自動生成.psm文件如果你建的是通孔器件生成的是.fsm。4.3 封裝導入PCB失敗怎么辦封裝畫好了原理圖也畫好了導入PCB時最常見的一串報錯總結(jié)起來就幾類第一類找不到封裝。檢查psmpath是否包含封裝所在目錄檢查PCB Footprint屬性值和封裝名是否一致。這兩個問題占了90%以上。第二類找不到焊盤。封裝文件在但padpath沒配Allegro會在日志里明確告訴你哪個.pad找不到處理方式就是在User Preferences里把padpath加上。第三類封裝引腳數(shù)與原理圖符號引腳數(shù)不對應。有人改了原理圖符號的引腳數(shù)量忘了同步更新封裝導入網(wǎng)表時Allegro會報“device/pin mismatch”。這時候只能回頭統(tǒng)一兩邊沒有捷徑。第四類重復的參考編號。Copy原理圖時不小心復制出了一個U1B編號重復也會導致導入失敗。這種問題看起來跟庫無關(guān)本質(zhì)上是器件數(shù)據(jù)一致性被破壞了。我的排錯習慣是看到導入報錯先打開Allegro的Session Log從最后幾行往上看定位到具體是哪個封裝、哪個焊盤出了問題再回頭檢查對應文件。不要盯著彈窗看半天彈窗只會告訴你“有錯”日志才告訴你“錯在哪”。5. 把元件庫用起來CIS數(shù)據(jù)庫、BOM導出與仿真模型元件庫建好了、路徑配好了接下來就是讓它真正服務項目。這一層面對的是“怎么管理幾百上千個物料”的問題比單純畫庫難得多但回報也最大。5.1 用CIS管理上萬個元件而不是靠記憶CISComponent Information System是Cadence提供的元件管理系統(tǒng)它通過ODBC數(shù)據(jù)源連接一個數(shù)據(jù)庫表每行是一種物料字段可以自己設(shè)計比如Value、封裝、廠商、含稅單價、庫存數(shù)量、Datasheet鏈接。畫原理圖時你不需要去.olb里一個個翻直接在CIS瀏覽器里輸入關(guān)鍵詞“10uF”符合條件的物料全列出來選中一個雙擊就放進圖紙同時該物料的所有屬性自動帶入原理圖。配置CIS的第一步是建數(shù)據(jù)庫文件最簡單的方式是用Access建一個.mdb或.accdb建幾張表比如CIS_Symbol符號名、CIS_Footprint封裝名、CIS_Properties物料屬性。第二步就是前文說的32位ODBC配置把數(shù)據(jù)源指到這個數(shù)據(jù)庫。第三步是在Capture的CIS Explorer里配置數(shù)據(jù)庫源Tools—CIS—Configuration添加ODBC數(shù)據(jù)源并映射字段。用CIS最大的好處是BOM可以帶出采購信息畫完原理圖導出BOM采購那邊直接拿到含廠商和料號的清單不用再手動翻譯一遍“這個100nF是哪個料”。前提是數(shù)據(jù)庫要勤維護這是管理工作不是技術(shù)工作但恰恰是大多數(shù)團隊做不好的環(huán)節(jié)。5.2 BOM導出時屬性表怎么設(shè)計BOM導出在Capture里是Tools—Bill of Materials選擇CIS方案后可以自定義輸出字段。我建議一份標準的BOM至少包含這幾列Item序號、Quantity數(shù)量、Reference位號、Value值、PCB Footprint封裝、Manufacturer廠商、Manufacturer Part Number廠商料號、Description描述。這里有個實用技巧在CIS數(shù)據(jù)庫里給每種物料預設(shè)好“PCB Footprint”字段導出BOM時會自動帶上封裝列。很多工廠貼片前需要按封裝分類統(tǒng)計上料記錄這一列就是用來干這個的。如果導出時發(fā)現(xiàn)某一行封裝是空的回原理圖檢查這個器件有沒有選對CIS物料八成是庫里沒有對應的源。5.3 仿真“器件未定義”與“瞬態(tài)不收斂”排查熱搜詞里有“cadence仿真器件未定義”和“cadence瞬態(tài)仿真不收斂”這倆是PSpice仿真里被問爛的問題。“器件未定義”的英文通常是Undefined model或Device not defined說明原理圖符號缺少對應的PSpice模型。第一種情況是器件類型根本沒有模型只能自己從廠商官網(wǎng)下載.lib文件在仿真配置里加為庫。第二種情況是符號屬性里有模型名但模型文件沒被加載到仿真庫里檢查Simulation Profile的Configuration Files看LIB路徑是否包含模型文件?！安皇諗俊眲t是另一個層面的問題。PSpice在做瞬態(tài)分析時反復迭代還解不出結(jié)果就會報不收斂。常見的處理思路把仿真絕對精度從默認值改寬松一點積分方法從默認的Trapezoidal改成Gear2限制最大步長讓仿真器在波形劇烈處多算幾步還可以給某些節(jié)點加一個較大的并聯(lián)電阻人為給電路“泄壓”。我遇到這類問題通常會先用一個簡單的直流工作點仿真確認電路本身有沒有問題再上瞬態(tài)分析否則很難判斷到底是模型問題還是參數(shù)問題。PSpice模型這塊還有更進階的玩法比如PEX后仿提取寄生參數(shù)或者配合Sigrity做電源完整性仿真這些屬于信號完整性工程師的范疇了但它們的起點都是“元件模型必須掛對”否則后面全是空中樓閣。6. 版本升級與遷移換電腦、換版本時的庫管理經(jīng)驗Cadence用戶的電腦里16.6、17.2、17.4并存的現(xiàn)象太普遍了。我見過一個團隊畫圖的人用17.2做封裝的人用16.6投板的時候用17.4然后互相之間文件打不開直接在群里開撕。版本升級帶來的庫兼容問題值得單獨聊一聊。6.1 高版本打開低版本庫的注意事項Capture的.olb文件用高版本打開低版本做的基本是直接打開的比如17.4打開16.6的庫文件軟件會提示升級保存后低版本就打不開了。所以團隊協(xié)作時有條隱規(guī)則如果你的工作會被別人用低版本復用盡量保持庫文件版本與團隊最低版本一致升級庫要提前通知所有人。Allegro的封裝庫升級稍復雜一點。舊版本的.dra可以用高版本直接打開并更新但生成.psm或.fsm時高版本生成的庫低版本不一定認。這種事沒太多技巧只能靠團隊內(nèi)統(tǒng)一標準要么全部用相同版本要么指定專人負責庫維護升級后立即同步給所有工程師。6.2 環(huán)境變量不一致導致的玄學問題版本遷移時最隱蔽的問題是環(huán)境變量不一致。Cadence 16.6和17.4可以同時裝在同一臺電腦上但兩個版本的HOME如果指向同一個目錄很可能出現(xiàn)“17.4的快捷鍵覆蓋了16.6的”這種靈異事件。更麻煩的是Allegro的env文件不同版本對同一個env項目的解釋有細微差異這部分沒有系統(tǒng)性的官方文檔只能靠實測。我的做法是給不同版本建不同的HOME目錄比如D:\Cadence_Config\SPB_16_6和D:\Cadence_Config\SPB_17_4切換版本時同步切換系統(tǒng)環(huán)境變量。雖然麻煩一點但避免了大量不可復現(xiàn)的問題。如果你只是偶爾用兩個版本還有一個更省事的方法用Cadence自帶的Switch Version工具它會在后臺幫你隔離部分配置。6.3 團隊庫管理的個人建議關(guān)于庫的管理我以前也是粗放型的封裝文件散落在各個項目文件夾里臨時找不到就重新建一個導致同一個LQFP48封裝在三個項目里有三個版本尺寸還各不相同。后來痛定思痛定了兩條規(guī)矩所有庫文件集中放一個服務器目錄按類型分目錄管理任何人要改封裝必須提交申請改完由專人驗證再發(fā)布?？赡苡腥擞X得小題大做但做過產(chǎn)品的人都知道料號、封裝、模型的準確率直接影響一次打樣成功率。Cadence元件庫這個東西本質(zhì)上就是公司的硬件設(shè)計資產(chǎn)它值得被認真對待。我現(xiàn)在每次建新庫都會在備注里寫明“封裝尺寸來源頁碼”、數(shù)據(jù)手冊版本、修改日期這些信息當時看沒什么半年后回查時救命級別?；氐阶铋_始的話題Cadence元件庫不是一個高大上的東西它就是由一堆.olb、.pad、.psm、.lib文件加上一套路徑配置組成的。理解它的分層結(jié)構(gòu)掌握路徑配置的原理再學會建庫和維護庫的基本方法你可以少走非常多的彎路。最后再分享一個我的個人習慣每次重裝Cadence我會把全部庫文件復制到本地再操作絕不讓安裝程序自動修改庫路徑安裝完再手動把路徑指回自己的目錄。這套流程走了五年沒出過一次因為庫路徑導致的項目延期。希望這篇能幫你把Cadence元件庫玩明白有沒說清楚的地方歡迎在評論區(qū)把你的具體問題丟出來我看到了都會回。