字鎖相環(huán)(DPLL)工程實踐指南)
簡介這是一套基于STM32微控制器的頻率測量與相位跟蹤工程資源面向嵌入式系統(tǒng)開發(fā)初學者及進階工程師適用于電機控制、逆變器同步、振動監(jiān)測等需要實時信號的場合。工程利用定時器輸入捕獲和內(nèi)置ADC采樣實現(xiàn)對周期性信號周期計數(shù)、頻率換算以及多路相位差計算相關代碼和配置文檔覆蓋定時器預分頻、自動重裝載寄存器設置、捕獲中斷服務程序、頻率計算公式推導、多通道ADC采樣、DMA連續(xù)讀取以及相位差動態(tài)調(diào)整等關鍵環(huán)節(jié)。壓縮包共316個文件僅512KB以C語言源碼為主包含74個.c源文件與80個.h頭文件同時提供Keil工程配置文件、編譯生成的hex/axf/map等調(diào)試輸出、備份文件與一鍵清理腳本目錄結(jié)構清晰便于直接導入工程查看硬件初始化和中斷處理邏輯。這套資源已有1391人瀏覽學習適合希望在真實工程中理解STM32定時器與ADC協(xié)同工作的讀者參考。1. 頻率測量與相位跟蹤在STM32上到底解決什么問題做過逆變器并網(wǎng)或者電機轉(zhuǎn)速閉環(huán)的人應該都遇到過信號頻率漂移帶來的麻煩輸入頻率在 49.8Hz 到 50.2Hz 之間緩慢波動如果控制環(huán)路的參考信號還死板地停在 50Hz相位誤差就會越積越大最終導致輸出電流畸變甚至保護跳閘。這個標題本質(zhì)上是在 STM32 上做一個數(shù)字鎖相環(huán)DPLL用定時器輸入捕獲測量待測信號的頻率再用 PI 控制器加數(shù)控振蕩器NCO持續(xù)跟蹤它的相位讓測量和輸出始終咬合在一起。適合做儀器儀表、電機驅(qū)動、電源同步采樣、超聲換能器驅(qū)動的開發(fā)者。它能解決的關鍵問題不是“測一個頻率值”而是讓系統(tǒng)在頻率實時變化時依然保持相位同步這比單純測頻難一個量級。2. 測量方案選型輸入捕獲、外部計數(shù)與PWM輸入怎么選2.1 三種測頻路徑的原理對比STM32 的定時器外設提供了多條測頻路線每條路線的硬件資源消耗和適用頻段完全不同。我在實際項目中常用到的是輸入捕獲、外部時鐘計數(shù)和 PWM 輸入三種模式它們本質(zhì)上的差異如下表方案硬件機制典型頻率范圍精度影響因素CPU 開銷輸入捕獲邊沿觸發(fā)把 CNT 鎖存到 CCR相鄰兩次差值即周期1Hz ~ 100kHz 左右計數(shù)時鐘頻率、量化誤差每個周期進一次中斷外部時鐘計數(shù)待測信號直接作為定時器時鐘源CNT 由信號邊沿驅(qū)動10kHz ~ 數(shù)十 MHz計數(shù)窗口精度窗口定時中斷PWM 輸入模式兩個捕獲通道同時捕獲周期和占空比1Hz ~ 50kHz與輸入捕獲相同每個周期進一次中斷輸入捕獲適合低頻到中頻信號因為它把信號周期映射為計數(shù)值頻率越低計數(shù)值越大相對精度反而越高。外部時鐘計數(shù)適合高頻信號因為高頻信號每個周期都能驅(qū)動 CNT 遞增配合一個固定窗口比如 1ms讀差值再除以窗口時間就能得到頻率。PWM 輸入模式本質(zhì)上是輸入捕獲的一個變種只是同時占用了兩個通道它能同時拿到周期和占空比適合電機霍爾信號、遙控器 PWM 解碼這類需要二維信息的場景。2.2 根據(jù)信號特征選擇測頻方案我一般會先問三個問題再定方案。第一個問題是信號最高頻率是多少如果幾百 kHz 以內(nèi)輸入捕獲足夠如果到了 MHz 級別就必須用外部時鐘計數(shù)因為此時信號一個周期可能只對應幾十個計數(shù) tick輸入捕獲的量化誤差已經(jīng)大到?jīng)]法看。第二個問題是信號是否干凈如果現(xiàn)場有電機、繼電器這類干擾源輸入捕獲模式里一定要配輸入濾波器而外部計數(shù)模式對毛刺更敏感因為每一個上升沿都會使 CNT 加一一個毛刺就是一次虛假計數(shù)。第三個問題是相位跟蹤對頻率估計的實時性要求鎖相環(huán)需要每個輸入周期都能拿到一次頻率更新輸入捕獲天然滿足這個節(jié)奏外部時鐘計數(shù)則需要自己設計窗口定時。以我做過的一個模擬項目 X 為例被測信號來自一個光電編碼器的測速輸出頻率范圍 200Hz ~ 5kHz同時對相位鎖定有硬要求。當時選了輸入捕獲方案沒有用外部計數(shù)理由很簡單——200Hz 已經(jīng)低到外部計數(shù)在一個窗口內(nèi)可能只有 200 個脈沖計數(shù)誤差大而且每個窗口才更新一次頻率鎖相環(huán)的環(huán)路帶寬被窗口頻率卡死動態(tài)響應太慢。輸入捕獲則每個周期都能觸發(fā)一次中斷更新頻率環(huán)路可以做得更激進。2.3 從CubeMX到寄存器定時器捕獲的基礎配置不管選哪條路輸入捕獲的底層配置都繞不開時基、捕獲通道和中斷這三塊。先用 CubeMX 把定時器時鐘配好比如 APB1 定時器時鐘 72MHz預分頻器設為 71 得到 1MHz 計數(shù)時鐘這樣每個計數(shù) tick 對應 1 微秒周期計數(shù)值直接就是微秒數(shù)調(diào)試時很好換算。但預分頻會犧牲時間分辨率被測頻率 1kHz 時周期 1000 個 tick頻率分辨率約 1Hz如果想提高分辨率就得不分頻用 72MHz 直采但此時 ARR 最大只能到 65535對應最低可測頻率約 1.1kHz。要做到寬范圍測量常見做法是讓預分頻可切換低頻段用低分頻保精度高頻段用高分頻防溢出。我在代碼里會保留一個全局變量記錄當前分頻值溢出或者周期值接近 ARR 上限時自動切換切換瞬間丟棄一次測量結(jié)果。這個邏輯看起來簡單但第一次做的人往往漏了“丟棄切換瞬間數(shù)據(jù)”這一步導致頻率曲線上出現(xiàn)一個突兀的跳點后面排查半天。3. 用輸入捕獲實現(xiàn)頻率測量最小代碼與精度提升三板斧3.1 輸入捕獲測頻公式與量化誤差邊界輸入捕獲測頻的核心公式只有一個相鄰兩次上升沿捕獲的 CCR 差值就是信號周期對應的計數(shù)個數(shù)。設定時器計數(shù)時鐘為 f_tick相鄰捕獲值為 C1 和 C2則信號頻率為f_signal f_tick / (C2 - C1)這里的 f_tick 等于定時器時鐘除以預分頻 1。量化誤差來自計數(shù)本身的分辨率測量結(jié)果可能偏差 ±1 個 tick。對 1kHz 信號、計數(shù)時鐘 1MHz 來說周期 1000 個 tick誤差約千分之一提高到 72MHz 計數(shù)時鐘后周期 72000 個 tick誤差降到十萬分之一級別。所以結(jié)論很簡單想要精度先把計數(shù)時鐘拉高。但量化誤差不是唯一的誤差源。捕獲中斷里的處理延時會導致一個問題如果你在中斷服務函數(shù)里花了幾百個周期才讀出 CCR雖然 CCR 是硬件鎖存的不受軟件延時影響但如果下一次捕獲事件發(fā)生時中斷還沒處理完捕獲標志會被覆蓋嗎實際上 STM32 的捕獲事件會把新的 CCR 覆蓋舊值同時置位 CC1IF 標志。如果你沒來得及讀舊值就會丟失一次捕獲數(shù)據(jù)周期計算結(jié)果變成一個異常大或異常小的值。所以輸入捕獲中斷服務函數(shù)里第一件事就是讀 CCR其他計算全部放到中斷外做。3.2 最小可運行代碼單通道上升沿捕獲下面這段代碼是一個最小可運行的輸入捕獲配置基于 HAL 庫。它完成的事只有一件TIM2 通道 1 在上升沿捕獲計數(shù)時鐘的 CNT 值中斷里計算相鄰兩次捕獲的差值作為周期。/* TIM2 通道1 輸入捕獲初始化計數(shù)時鐘 1MHzARR 最大 0xFFFF */ void MX_TIM2_Init(void) { TIM_IC_InitTypeDef sConfigIC {0}; __HAL_RCC_TIM2_CLK_ENABLE(); htim2.Instance TIM2; htim2.Init.Prescaler 71; /* 72MHz/(711)1MHz一個tick1us */ htim2.Init.CounterMode TIM_COUNTERMODE_UP; htim2.Init.Period 0xFFFF; /* 16位計數(shù)最長時間 65.535ms */ htim2.Init.ClockDivision TIM_CLOCKDIVISION_DIV1; HAL_TIM_IC_Init(htim2); sConfigIC.ICPolarity TIM_INPUTCHANNELPOLARITY_RISING; /* 上升沿觸發(fā) */ sConfigIC.ICSelection TIM_ICSELECTION_DIRECTTI; /* 直連通道 */ sConfigIC.ICPrescaler TIM_ICPSC_DIV1; /* 每次邊沿都捕獲 */ sConfigIC.ICFilter 0; /* 先不濾波后文講 */ HAL_TIM_IC_ConfigChannel(htim2, sConfigIC, TIM_CHANNEL_1); HAL_NVIC_SetPriority(TIM2_IRQn, 1, 0); HAL_NVIC_EnableIRQ(TIM2_IRQn); } /* 啟動捕獲中斷 */ HAL_TIM_IC_Start_IT(htim2, TIM_CHANNEL_1);/* 中斷回調(diào)計算相鄰捕獲周期 */ volatile uint32_t g_last_cnt 0; volatile uint32_t g_period_ticks 0; volatile uint8_t g_first_cap 1; /* 第一次捕獲沒有參考值 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM2) { uint32_t cnt HAL_TIM_ReadCapturedValue(htim, TIM_CHANNEL_1); if (g_first_cap) { g_first_cap 0; /* 丟棄第一次否則周期值是垃圾 */ } else { g_period_ticks cnt - g_last_cnt; /* 無符號減天然處理回繞 */ } g_last_cnt cnt; /* 此時頻率 1000000.0f / g_period_ticks建議在主循環(huán)算 */ } }這里有幾個關鍵點。一是 g_first_cap 標志必須有第一個捕獲值之前沒有 g_last_cnt 參考直接相減會算出一個無效的周期。二是cnt - g_last_cnt必須用無符號變量計算這樣當 CNT 從 65535 回繞到 0 時差值仍然是正確的這是 C 語言無符號整數(shù)的回繞特性很多新手在這里寫成了有符號數(shù)結(jié)果每溢出一次就出現(xiàn)一個負數(shù)周期。三是頻率換算不要放在中斷里做浮點除法耗時太大把 g_period_ticks 留給主循環(huán)去算就行。3.3 精度提升三板斧多周期平均、輸入濾波與DMA捕獲單周期測量在信號不干凈時很容易出現(xiàn)抖動。我常用的第一招是多周期平均連續(xù)捕獲 N 個周期累加后除以 N等效于把量化誤差從 ±1 tick 攤薄到 ±1/N tick。N 取值多少取決于你的響應速度要求電機測速 N 取 8~16 比較合適鎖相環(huán)應用 N 取 4~8因為平均窗口太長會把真實頻率變化也給抹平。第二招是輸入濾波。TIM2 的捕獲通道自帶一個數(shù)字濾波器原理是對輸入信號以某個采樣時鐘連續(xù)采樣只有連續(xù) N 次采樣到同一電平才認為邊沿有效。這能濾掉窄毛刺但也會引入邊沿檢測延遲相位跟蹤應用里要權衡。配置方法是在剛才的 sConfigIC 結(jié)構體里修改兩個字段ICPrescaler 設成 TIM_ICPSC_DIV2 可以降低采樣頻率ICFilter 設 4~8 代表連續(xù)采樣點數(shù)。毛刺嚴重的現(xiàn)場我一般設到 8再往上就會明顯影響相位環(huán)路的響應。第三招是針對高頻信號的 DMA 捕獲。如果信號頻率到了幾十 kHz每個周期都進中斷會導致 CPU 占用過高?？梢园巡东@事件通過 DMA 搬到內(nèi)存數(shù)組里攢夠一批再處理。代碼上需要把 HAL_TIM_IC_Start_IT 換成帶 DMA 的版本同時配置 DMA 循環(huán)模式/* 用 DMA 捕獲 32 個周期值到數(shù)組 */ #define BUF_SIZE 32 uint32_t cap_buf[BUF_SIZE]; HAL_TIM_IC_Start_DMA(htim2, TIM_CHANNEL_1, (uint32_t *)cap_buf, BUF_SIZE); /* DMA 半滿/全滿中斷里批量計算周期 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { /* DMA 模式由獨立回調(diào)處理這里略 */ }DMA 模式的問題在于你拿到的是一串 CCR 值計算相鄰差值需要自己做循環(huán)而且首次差值同樣要丟棄。適合對 CPU 占用敏感的中高頻測量但相位跟蹤場景我不太推薦因為它破壞了每個周期都更新環(huán)路的實時性。4. 在STM32上做數(shù)字鎖相環(huán)相位跟蹤的工程實現(xiàn)4.1 為什么相位跟蹤用鎖相環(huán)而不是過零檢測很多人第一反應是做過零檢測每次上升沿到來時對齊輸出信號的相位把輸出周期的起點重置一下。這確實能“對上相位”但它有兩個致命問題。一是抗噪差輸入信號一個毛刺就會讓輸出相位跳變一次最終表現(xiàn)為輸出頻率抖動。二是它本質(zhì)上是逐周期硬對齊沒有任何記憶和預測能力當輸入信號短暫丟失時輸出立刻失控。鎖相環(huán)的思路不一樣它不直接“重置”輸出相位而是通過負反饋持續(xù)調(diào)整輸出頻率讓輸出相位慢慢追上輸入相位。即使輸入相位突變環(huán)路給出的響應也是平滑的、有阻尼的不會出現(xiàn)輸出信號跳變沿。這一點在驅(qū)動超聲波換能器或伺服電機時非常重要因為負載端承受不了相位硬跳。數(shù)字鎖相環(huán)在 STM32 上通常由三塊組成鑒相器PD、環(huán)路濾波器LF、數(shù)控振蕩器NCO。鑒相器就是輸入捕獲中斷里把輸入信號的上升沿時刻與 NCO 當前相位做差環(huán)路濾波器用 PI 控制器把相位差換算成頻率修正量NCO 則是一個頻率可調(diào)的定時器。這三塊首尾相接就形成了一個完整的閉環(huán)。4.2 數(shù)字鎖相環(huán)的結(jié)構與環(huán)路參數(shù)整定從控制理論的角度看這個環(huán)路的被控對象是 NCO輸入是參考邊沿輸出是 NCO 相位。PD 輸出的是相位誤差PI 控制器把它變成頻率修正量NCO 對頻率積分得到相位。整個環(huán)路的開環(huán)傳遞函數(shù)包含一個積分環(huán)節(jié)NCO如果 PD 本身只是比例環(huán)節(jié)那就是一型環(huán)路對相位階躍的穩(wěn)態(tài)誤差為零但對頻率階躍會有固定相位差。為了消除頻率階躍誤差必須在 PI 里加入積分項構成二型環(huán)路。實際工程里我一般不跑仿真直接用試湊法整定。步驟是先把 Ki 置零只保留 Kp從一個小值開始緩慢加大觀察示波器上輸出和輸入能否鎖定鎖不住就說明 Kp 太小或相位誤差符號反了。等比例項能讓系統(tǒng)鎖定后再加入 Ki一點點加直到靜態(tài)相差明顯減小。整定過程中最需要盯著的是環(huán)路是否振蕩輸出頻率出現(xiàn)周期性起伏說明 Kp 或 Ki 過大已經(jīng)越過穩(wěn)定邊界。我習慣把 PI 的輸出做限幅這個環(huán)節(jié)不能省。設想輸入信號突跳 10%未限幅的積分項可能瞬間把輸出頻率推到極限造成所謂的“飛車”。限幅的合理范圍是 ±20% 額定頻率具體看應用容忍度。4.3 捕獲中斷里的相位誤差計算與NCO更新代碼下面這段代碼是一個完整的鎖相環(huán)中斷實現(xiàn)。TIM2 負責輸入捕獲TIM3 作為 NCO 輸出同頻方波。每次 TIM2 捕獲到輸入信號的上升沿中斷里就鎖存一次 TIM3 的 CNT 值作為當前的 NCO 相位算出與期望相位 0 的差經(jīng)過 PI 后更新 TIM3 的 ARR 來調(diào)整輸出頻率。/* 鎖相環(huán)狀態(tài)量 */ volatile float g_freq_in 1000.0f; /* 輸入頻率估計值 */ volatile float g_phase_err 0.0f; /* 相位誤差單位 tick */ volatile float g_integral 0.0f; /* PI 積分項 */ volatile float g_freq_out 1000.0f; /* NCO 輸出頻率 */ volatile float g_kp 0.2f; /* 比例系數(shù)先調(diào)這個 */ volatile float g_ki 2.0f; /* 積分系數(shù)鎖定后加 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM2) { /* 第一步測頻讀捕獲值并算周期 */ uint32_t cnt __HAL_TIM_GET_COUNTER(htim2); uint32_t period (cnt - g_last_cnt) 0xFFFF; g_last_cnt cnt; if (period 0) { g_freq_in 1000000.0f / (float)period; } /* 第二步鑒相讀取 NCO 相位 */ uint32_t nco_phase __HAL_TIM_GET_COUNTER(htim3); uint32_t nco_period __HAL_TIM_GET_AUTORELOAD(htim3) 1; /* 期望輸入上升沿對齊 NCO 周期的起點誤差是 (0 - nco_phase) */ uint32_t err_raw (0 - nco_phase) 0xFFFF; if (err_raw (nco_period / 2)) { err_raw err_raw - nco_period; /* 映射到 (-半周期, 半周期] */ } g_phase_err (float)err_raw; /* 第三步PI 控制器輸出頻率修正量 */ g_integral g_ki * g_phase_err; if (g_integral 5000.0f) g_integral 5000.0f; if (g_integral -5000.0f) g_integral -5000.0f; float df g_kp * g_phase_err g_integral; /* 第四步更新 NCO 頻率 */ g_freq_out g_freq_in df; if (g_freq_out 100.0f) g_freq_out 100.0f; if (g_freq_out 20000.0f) g_freq_out 20000.0f; uint32_t arr (uint32_t)(1000000.0f / g_freq_out) - 1; if (arr 10) arr 10; /* 防止 ARR 過小導致異常 */ __HAL_TIM_SET_AUTORELOAD(htim3, arr); } }這段代碼有三處容易看錯的地方。一是相位誤差符號err_raw 是“期望相位減當前相位”如果 err_raw 為正說明 NCO 落后了此時 PI 輸出正的頻率修正量ARR 減小NCO 周期變短相位追趕上來負反饋方向正確。二是 err_raw 到對稱區(qū)間的映射當 NCO 落后超過半個周期時把它減掉一整周期相當于從另一個方向追避免環(huán)路繞遠路。三是 PI 系數(shù)沒有歸一化g_kp 的單位是“頻率修正量/相位誤差 tick”換了一個輸入頻率范圍后需要重新整定這是我后面要說的邊界。代碼里直接用__HAL_TIM_GET_COUNTER(htim3)讀取 TIM3 的 CNT 作為相位前提是 TIM3 工作在向上計數(shù)模式輸出 PWM 的頻率由 ARR 決定。ARR 變化時 NCO 周期同步變化所以相位誤差的單位tick在不同頻率下對應的電角度不同。嚴格來說應該按“相位角度”歸一化后再進 PI但工程上只要頻率不跨量級變化這種簡化沒問題。如果應用需要寬頻段我會把它改成 32 位相位累加器方案誤差單位恒定是角度環(huán)路參數(shù)不隨頻率漂移。5. 調(diào)試與避坑頻率測量和相位鎖定最容易翻車的五個地方5.1 捕獲計數(shù)值突然跳變毛刺與輸入濾波現(xiàn)象頻率顯示穩(wěn)定在 1kHz 左右但偶爾冒出一個 5kHz 或 200Hz 的異常值用示波器看波形卻是干凈的方波。原因大概率是輸入信號在上升沿附近有窄毛刺或者信號源與 STM32 共地不良導致邊沿被觸發(fā)兩次或提前觸發(fā)。解決路徑先在示波器上用更快的時基看上升沿細節(jié)確認是否存在振鈴然后配置 ICFilter 字段代碼里把 sConfigIC.ICFilter 設為 6 到 8同時把 ICPrescaler 設為 TIM_ICPSC_DIV2 降低采樣頻率毛刺寬度小于采樣窗口的會被濾掉。極端的現(xiàn)場環(huán)境里我會在信號輸入腳加一個 RC 低通或施密特觸發(fā)器整形。5.2 相位鎖定后靜態(tài)相差不為零現(xiàn)象示波器雙通道同時看輸入信號和 NCO 輸出兩個波形頻率一致、形狀一致但就是差一個固定角度怎么調(diào) Kp 都消不掉。原因如果你的環(huán)路里 PI 積分項沒有真正參與或者積分限幅太早進入飽和它就退化成只有比例控制的一型環(huán)路。一型環(huán)路對頻率階躍輸入天然存在穩(wěn)態(tài)相差因為只有靠這個相位差才能產(chǎn)生維持頻率差所需要的控制量。解決確認 Ki 不是 0并且積分限幅要放寬到不至于在正常工作時飽和如果已經(jīng)在用 PI 還有相差檢查相位誤差符號是否反了符號反了會表現(xiàn)為輸出頻率一直在輸入頻率附近振蕩而不是恒定的相位差。5.3 PI系數(shù)一調(diào)大環(huán)路就振蕩現(xiàn)象Kp 從 0.2 加到 0.8 后NCO 輸出頻率開始周期性起伏示波器上看到相位誤差在不斷正負擺蕩幅度越來越大。原因環(huán)路帶寬隨 Kp 和 Ki 同步增大當帶寬接近輸入采樣頻率的某比例后相位裕度耗盡系統(tǒng)臨界穩(wěn)定甚至不穩(wěn)定。數(shù)字鎖相環(huán)的輸入采樣率就是輸入信號的頻率信號頻率越低可用環(huán)路帶寬越小。解決一是降低 Kp 和 Ki按先比例后積分的順序調(diào)二是對相位誤差做一階低通濾波相當于在環(huán)路里加一個高頻衰減極點三是檢查中斷里是否做了太多浮點運算導致相位誤差更新不及時這一步影響很大。我實際遇到過一次把頻率換算從中斷挪到主循環(huán)后就穩(wěn)定了。5.4 高頻信號下捕獲溢出與ARR越界現(xiàn)象輸入頻率從 1kHz 往上調(diào)到 50kHz 附近時周期值突然變得很小且跳動100kHz 時直接亂套。原因計數(shù)時鐘 1MHz 時50kHz 信號周期只有 20 個 tick量化誤差已經(jīng)達到 5%幾 MHz 信號一個周期連 1 個 tick 都不到CNT 可能連續(xù)兩次捕獲到同一個值。解決高頻段把定時器預分頻降為零使用 72MHz 計數(shù)時鐘如果仍然不夠就要切換到外部時鐘計數(shù)模式或者用定時器級聯(lián)擴展計數(shù)器位寬。另一個隱蔽問題是 ARR 更新到很小值后如果 NCO 的 ARR 設成了 1 或 0定時器行為異常。代碼里專門加了一個if (arr 10) arr 10;的保護就是為這個坑準備的。5.5 相位誤差在0與滿量程之間跳變環(huán)形回繞的坑現(xiàn)象鎖相環(huán)鎖定后輸出頻率偶爾抖一下監(jiān)控 g_phase_err 發(fā)現(xiàn)它在 0 附近和 65535 附近來回跳。原因相位誤差表達式(0 - nco_phase) 0xFFFF本身是正確的環(huán)形運算但如果直接用這個原始值進 PI當 nco_phase 在 0 左右時誤差會在 0 和 65535 之間來回橫跳PI 輸出隨之大幅波動。解決誤差必須映射到對稱區(qū)間(-半周期, 半周期]也就是前面代碼里的那一段判斷。這是一個典型的“看起來正確、實際會翻車”的邊界情況不做對稱映射環(huán)路永遠鎖不穩(wěn)。6. 進階驗證用DAC把環(huán)路狀態(tài)拉出來看調(diào)鎖相環(huán)最難受的地方是中斷里跑的變量看不見摸不著。我常用的做法是讓一個空閑 DAC 通道實時輸出 g_phase_err 或 g_freq_out示波器探頭夾在 DAC 引腳上就能直觀看到環(huán)路的捕獲過程和穩(wěn)態(tài)表現(xiàn)。相位誤差映射成電壓后鎖定狀態(tài)下是一條平的直線收斂過程是一個衰減振蕩曲線這樣的信息比任何串口打印都直觀。/* DAC 輸出相位誤差范圍 ±1000 tick 映射到 0~3.3V */ void Update_DAC_Output(void) { float voltage (g_phase_err 1000.0f) / 2000.0f * 3.3f; if (voltage 0.0f) voltage 0.0f; if (voltage 3.3f) voltage 3.3f; uint16_t dac_val (uint16_t)(voltage / 3.3f * 4095.0f); HAL_DAC_SetValue(hdac, DAC_CHANNEL_1, DAC_ALIGN_12B_R, dac_val); }DAC 更新代碼放在主循環(huán)里就行頻率不需要太快因為環(huán)路本身也就幾百 Hz 量級。做完這一步后做兩個現(xiàn)場測試一是頻率階躍測試用信號發(fā)生器把輸入從 1kHz 突然切到 1.2kHz觀察 DAC 波形的收斂時間和超調(diào)量二是相位跳變測試在信號源上加一個固定相移突變觀察相位誤差能否在一個周期內(nèi)回中。這兩個測試能定量驗證環(huán)路參數(shù)是否合理。我自己的教訓是每次改完 Kp/Ki都先跑相位跳變測試看收斂軌跡而不是直接在真實負載上試因為負載端的異常抖動很難分清是環(huán)路問題還是機械問題。這套方法幫我少走了很多彎路希望幫到你。本文還有配套的精品資源點擊獲取 STM32頻率測量與相位跟蹤：數(shù)字鎖相環(huán)(DPLL)工程實踐指南
簡介這是一套基于STM32微控制器的頻率測量與相位跟蹤工程資源面向嵌入式系統(tǒng)開發(fā)初學者及進階工程師適用于電機控制、逆變器同步、振動監(jiān)測等需要實時信號的場合。工程利用定時器輸入捕獲和內(nèi)置ADC采樣實現(xiàn)對周期性信號周期計數(shù)、頻率換算以及多路相位差計算相關代碼和配置文檔覆蓋定時器預分頻、自動重裝載寄存器設置、捕獲中斷服務程序、頻率計算公式推導、多通道ADC采樣、DMA連續(xù)讀取以及相位差動態(tài)調(diào)整等關鍵環(huán)節(jié)。壓縮包共316個文件僅512KB以C語言源碼為主包含74個.c源文件與80個.h頭文件同時提供Keil工程配置文件、編譯生成的hex/axf/map等調(diào)試輸出、備份文件與一鍵清理腳本目錄結(jié)構清晰便于直接導入工程查看硬件初始化和中斷處理邏輯。這套資源已有1391人瀏覽學習適合希望在真實工程中理解STM32定時器與ADC協(xié)同工作的讀者參考。1. 頻率測量與相位跟蹤在STM32上到底解決什么問題做過逆變器并網(wǎng)或者電機轉(zhuǎn)速閉環(huán)的人應該都遇到過信號頻率漂移帶來的麻煩輸入頻率在 49.8Hz 到 50.2Hz 之間緩慢波動如果控制環(huán)路的參考信號還死板地停在 50Hz相位誤差就會越積越大最終導致輸出電流畸變甚至保護跳閘。這個標題本質(zhì)上是在 STM32 上做一個數(shù)字鎖相環(huán)DPLL用定時器輸入捕獲測量待測信號的頻率再用 PI 控制器加數(shù)控振蕩器NCO持續(xù)跟蹤它的相位讓測量和輸出始終咬合在一起。適合做儀器儀表、電機驅(qū)動、電源同步采樣、超聲換能器驅(qū)動的開發(fā)者。它能解決的關鍵問題不是“測一個頻率值”而是讓系統(tǒng)在頻率實時變化時依然保持相位同步這比單純測頻難一個量級。2. 測量方案選型輸入捕獲、外部計數(shù)與PWM輸入怎么選2.1 三種測頻路徑的原理對比STM32 的定時器外設提供了多條測頻路線每條路線的硬件資源消耗和適用頻段完全不同。我在實際項目中常用到的是輸入捕獲、外部時鐘計數(shù)和 PWM 輸入三種模式它們本質(zhì)上的差異如下表方案硬件機制典型頻率范圍精度影響因素CPU 開銷輸入捕獲邊沿觸發(fā)把 CNT 鎖存到 CCR相鄰兩次差值即周期1Hz ~ 100kHz 左右計數(shù)時鐘頻率、量化誤差每個周期進一次中斷外部時鐘計數(shù)待測信號直接作為定時器時鐘源CNT 由信號邊沿驅(qū)動10kHz ~ 數(shù)十 MHz計數(shù)窗口精度窗口定時中斷PWM 輸入模式兩個捕獲通道同時捕獲周期和占空比1Hz ~ 50kHz與輸入捕獲相同每個周期進一次中斷輸入捕獲適合低頻到中頻信號因為它把信號周期映射為計數(shù)值頻率越低計數(shù)值越大相對精度反而越高。外部時鐘計數(shù)適合高頻信號因為高頻信號每個周期都能驅(qū)動 CNT 遞增配合一個固定窗口比如 1ms讀差值再除以窗口時間就能得到頻率。PWM 輸入模式本質(zhì)上是輸入捕獲的一個變種只是同時占用了兩個通道它能同時拿到周期和占空比適合電機霍爾信號、遙控器 PWM 解碼這類需要二維信息的場景。2.2 根據(jù)信號特征選擇測頻方案我一般會先問三個問題再定方案。第一個問題是信號最高頻率是多少如果幾百 kHz 以內(nèi)輸入捕獲足夠如果到了 MHz 級別就必須用外部時鐘計數(shù)因為此時信號一個周期可能只對應幾十個計數(shù) tick輸入捕獲的量化誤差已經(jīng)大到?jīng)]法看。第二個問題是信號是否干凈如果現(xiàn)場有電機、繼電器這類干擾源輸入捕獲模式里一定要配輸入濾波器而外部計數(shù)模式對毛刺更敏感因為每一個上升沿都會使 CNT 加一一個毛刺就是一次虛假計數(shù)。第三個問題是相位跟蹤對頻率估計的實時性要求鎖相環(huán)需要每個輸入周期都能拿到一次頻率更新輸入捕獲天然滿足這個節(jié)奏外部時鐘計數(shù)則需要自己設計窗口定時。以我做過的一個模擬項目 X 為例被測信號來自一個光電編碼器的測速輸出頻率范圍 200Hz ~ 5kHz同時對相位鎖定有硬要求。當時選了輸入捕獲方案沒有用外部計數(shù)理由很簡單——200Hz 已經(jīng)低到外部計數(shù)在一個窗口內(nèi)可能只有 200 個脈沖計數(shù)誤差大而且每個窗口才更新一次頻率鎖相環(huán)的環(huán)路帶寬被窗口頻率卡死動態(tài)響應太慢。輸入捕獲則每個周期都能觸發(fā)一次中斷更新頻率環(huán)路可以做得更激進。2.3 從CubeMX到寄存器定時器捕獲的基礎配置不管選哪條路輸入捕獲的底層配置都繞不開時基、捕獲通道和中斷這三塊。先用 CubeMX 把定時器時鐘配好比如 APB1 定時器時鐘 72MHz預分頻器設為 71 得到 1MHz 計數(shù)時鐘這樣每個計數(shù) tick 對應 1 微秒周期計數(shù)值直接就是微秒數(shù)調(diào)試時很好換算。但預分頻會犧牲時間分辨率被測頻率 1kHz 時周期 1000 個 tick頻率分辨率約 1Hz如果想提高分辨率就得不分頻用 72MHz 直采但此時 ARR 最大只能到 65535對應最低可測頻率約 1.1kHz。要做到寬范圍測量常見做法是讓預分頻可切換低頻段用低分頻保精度高頻段用高分頻防溢出。我在代碼里會保留一個全局變量記錄當前分頻值溢出或者周期值接近 ARR 上限時自動切換切換瞬間丟棄一次測量結(jié)果。這個邏輯看起來簡單但第一次做的人往往漏了“丟棄切換瞬間數(shù)據(jù)”這一步導致頻率曲線上出現(xiàn)一個突兀的跳點后面排查半天。3. 用輸入捕獲實現(xiàn)頻率測量最小代碼與精度提升三板斧3.1 輸入捕獲測頻公式與量化誤差邊界輸入捕獲測頻的核心公式只有一個相鄰兩次上升沿捕獲的 CCR 差值就是信號周期對應的計數(shù)個數(shù)。設定時器計數(shù)時鐘為 f_tick相鄰捕獲值為 C1 和 C2則信號頻率為f_signal f_tick / (C2 - C1)這里的 f_tick 等于定時器時鐘除以預分頻 1。量化誤差來自計數(shù)本身的分辨率測量結(jié)果可能偏差 ±1 個 tick。對 1kHz 信號、計數(shù)時鐘 1MHz 來說周期 1000 個 tick誤差約千分之一提高到 72MHz 計數(shù)時鐘后周期 72000 個 tick誤差降到十萬分之一級別。所以結(jié)論很簡單想要精度先把計數(shù)時鐘拉高。但量化誤差不是唯一的誤差源。捕獲中斷里的處理延時會導致一個問題如果你在中斷服務函數(shù)里花了幾百個周期才讀出 CCR雖然 CCR 是硬件鎖存的不受軟件延時影響但如果下一次捕獲事件發(fā)生時中斷還沒處理完捕獲標志會被覆蓋嗎實際上 STM32 的捕獲事件會把新的 CCR 覆蓋舊值同時置位 CC1IF 標志。如果你沒來得及讀舊值就會丟失一次捕獲數(shù)據(jù)周期計算結(jié)果變成一個異常大或異常小的值。所以輸入捕獲中斷服務函數(shù)里第一件事就是讀 CCR其他計算全部放到中斷外做。3.2 最小可運行代碼單通道上升沿捕獲下面這段代碼是一個最小可運行的輸入捕獲配置基于 HAL 庫。它完成的事只有一件TIM2 通道 1 在上升沿捕獲計數(shù)時鐘的 CNT 值中斷里計算相鄰兩次捕獲的差值作為周期。/* TIM2 通道1 輸入捕獲初始化計數(shù)時鐘 1MHzARR 最大 0xFFFF */ void MX_TIM2_Init(void) { TIM_IC_InitTypeDef sConfigIC {0}; __HAL_RCC_TIM2_CLK_ENABLE(); htim2.Instance TIM2; htim2.Init.Prescaler 71; /* 72MHz/(711)1MHz一個tick1us */ htim2.Init.CounterMode TIM_COUNTERMODE_UP; htim2.Init.Period 0xFFFF; /* 16位計數(shù)最長時間 65.535ms */ htim2.Init.ClockDivision TIM_CLOCKDIVISION_DIV1; HAL_TIM_IC_Init(htim2); sConfigIC.ICPolarity TIM_INPUTCHANNELPOLARITY_RISING; /* 上升沿觸發(fā) */ sConfigIC.ICSelection TIM_ICSELECTION_DIRECTTI; /* 直連通道 */ sConfigIC.ICPrescaler TIM_ICPSC_DIV1; /* 每次邊沿都捕獲 */ sConfigIC.ICFilter 0; /* 先不濾波后文講 */ HAL_TIM_IC_ConfigChannel(htim2, sConfigIC, TIM_CHANNEL_1); HAL_NVIC_SetPriority(TIM2_IRQn, 1, 0); HAL_NVIC_EnableIRQ(TIM2_IRQn); } /* 啟動捕獲中斷 */ HAL_TIM_IC_Start_IT(htim2, TIM_CHANNEL_1);/* 中斷回調(diào)計算相鄰捕獲周期 */ volatile uint32_t g_last_cnt 0; volatile uint32_t g_period_ticks 0; volatile uint8_t g_first_cap 1; /* 第一次捕獲沒有參考值 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM2) { uint32_t cnt HAL_TIM_ReadCapturedValue(htim, TIM_CHANNEL_1); if (g_first_cap) { g_first_cap 0; /* 丟棄第一次否則周期值是垃圾 */ } else { g_period_ticks cnt - g_last_cnt; /* 無符號減天然處理回繞 */ } g_last_cnt cnt; /* 此時頻率 1000000.0f / g_period_ticks建議在主循環(huán)算 */ } }這里有幾個關鍵點。一是 g_first_cap 標志必須有第一個捕獲值之前沒有 g_last_cnt 參考直接相減會算出一個無效的周期。二是cnt - g_last_cnt必須用無符號變量計算這樣當 CNT 從 65535 回繞到 0 時差值仍然是正確的這是 C 語言無符號整數(shù)的回繞特性很多新手在這里寫成了有符號數(shù)結(jié)果每溢出一次就出現(xiàn)一個負數(shù)周期。三是頻率換算不要放在中斷里做浮點除法耗時太大把 g_period_ticks 留給主循環(huán)去算就行。3.3 精度提升三板斧多周期平均、輸入濾波與DMA捕獲單周期測量在信號不干凈時很容易出現(xiàn)抖動。我常用的第一招是多周期平均連續(xù)捕獲 N 個周期累加后除以 N等效于把量化誤差從 ±1 tick 攤薄到 ±1/N tick。N 取值多少取決于你的響應速度要求電機測速 N 取 8~16 比較合適鎖相環(huán)應用 N 取 4~8因為平均窗口太長會把真實頻率變化也給抹平。第二招是輸入濾波。TIM2 的捕獲通道自帶一個數(shù)字濾波器原理是對輸入信號以某個采樣時鐘連續(xù)采樣只有連續(xù) N 次采樣到同一電平才認為邊沿有效。這能濾掉窄毛刺但也會引入邊沿檢測延遲相位跟蹤應用里要權衡。配置方法是在剛才的 sConfigIC 結(jié)構體里修改兩個字段ICPrescaler 設成 TIM_ICPSC_DIV2 可以降低采樣頻率ICFilter 設 4~8 代表連續(xù)采樣點數(shù)。毛刺嚴重的現(xiàn)場我一般設到 8再往上就會明顯影響相位環(huán)路的響應。第三招是針對高頻信號的 DMA 捕獲。如果信號頻率到了幾十 kHz每個周期都進中斷會導致 CPU 占用過高?？梢园巡东@事件通過 DMA 搬到內(nèi)存數(shù)組里攢夠一批再處理。代碼上需要把 HAL_TIM_IC_Start_IT 換成帶 DMA 的版本同時配置 DMA 循環(huán)模式/* 用 DMA 捕獲 32 個周期值到數(shù)組 */ #define BUF_SIZE 32 uint32_t cap_buf[BUF_SIZE]; HAL_TIM_IC_Start_DMA(htim2, TIM_CHANNEL_1, (uint32_t *)cap_buf, BUF_SIZE); /* DMA 半滿/全滿中斷里批量計算周期 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { /* DMA 模式由獨立回調(diào)處理這里略 */ }DMA 模式的問題在于你拿到的是一串 CCR 值計算相鄰差值需要自己做循環(huán)而且首次差值同樣要丟棄。適合對 CPU 占用敏感的中高頻測量但相位跟蹤場景我不太推薦因為它破壞了每個周期都更新環(huán)路的實時性。4. 在STM32上做數(shù)字鎖相環(huán)相位跟蹤的工程實現(xiàn)4.1 為什么相位跟蹤用鎖相環(huán)而不是過零檢測很多人第一反應是做過零檢測每次上升沿到來時對齊輸出信號的相位把輸出周期的起點重置一下。這確實能“對上相位”但它有兩個致命問題。一是抗噪差輸入信號一個毛刺就會讓輸出相位跳變一次最終表現(xiàn)為輸出頻率抖動。二是它本質(zhì)上是逐周期硬對齊沒有任何記憶和預測能力當輸入信號短暫丟失時輸出立刻失控。鎖相環(huán)的思路不一樣它不直接“重置”輸出相位而是通過負反饋持續(xù)調(diào)整輸出頻率讓輸出相位慢慢追上輸入相位。即使輸入相位突變環(huán)路給出的響應也是平滑的、有阻尼的不會出現(xiàn)輸出信號跳變沿。這一點在驅(qū)動超聲波換能器或伺服電機時非常重要因為負載端承受不了相位硬跳。數(shù)字鎖相環(huán)在 STM32 上通常由三塊組成鑒相器PD、環(huán)路濾波器LF、數(shù)控振蕩器NCO。鑒相器就是輸入捕獲中斷里把輸入信號的上升沿時刻與 NCO 當前相位做差環(huán)路濾波器用 PI 控制器把相位差換算成頻率修正量NCO 則是一個頻率可調(diào)的定時器。這三塊首尾相接就形成了一個完整的閉環(huán)。4.2 數(shù)字鎖相環(huán)的結(jié)構與環(huán)路參數(shù)整定從控制理論的角度看這個環(huán)路的被控對象是 NCO輸入是參考邊沿輸出是 NCO 相位。PD 輸出的是相位誤差PI 控制器把它變成頻率修正量NCO 對頻率積分得到相位。整個環(huán)路的開環(huán)傳遞函數(shù)包含一個積分環(huán)節(jié)NCO如果 PD 本身只是比例環(huán)節(jié)那就是一型環(huán)路對相位階躍的穩(wěn)態(tài)誤差為零但對頻率階躍會有固定相位差。為了消除頻率階躍誤差必須在 PI 里加入積分項構成二型環(huán)路。實際工程里我一般不跑仿真直接用試湊法整定。步驟是先把 Ki 置零只保留 Kp從一個小值開始緩慢加大觀察示波器上輸出和輸入能否鎖定鎖不住就說明 Kp 太小或相位誤差符號反了。等比例項能讓系統(tǒng)鎖定后再加入 Ki一點點加直到靜態(tài)相差明顯減小。整定過程中最需要盯著的是環(huán)路是否振蕩輸出頻率出現(xiàn)周期性起伏說明 Kp 或 Ki 過大已經(jīng)越過穩(wěn)定邊界。我習慣把 PI 的輸出做限幅這個環(huán)節(jié)不能省。設想輸入信號突跳 10%未限幅的積分項可能瞬間把輸出頻率推到極限造成所謂的“飛車”。限幅的合理范圍是 ±20% 額定頻率具體看應用容忍度。4.3 捕獲中斷里的相位誤差計算與NCO更新代碼下面這段代碼是一個完整的鎖相環(huán)中斷實現(xiàn)。TIM2 負責輸入捕獲TIM3 作為 NCO 輸出同頻方波。每次 TIM2 捕獲到輸入信號的上升沿中斷里就鎖存一次 TIM3 的 CNT 值作為當前的 NCO 相位算出與期望相位 0 的差經(jīng)過 PI 后更新 TIM3 的 ARR 來調(diào)整輸出頻率。/* 鎖相環(huán)狀態(tài)量 */ volatile float g_freq_in 1000.0f; /* 輸入頻率估計值 */ volatile float g_phase_err 0.0f; /* 相位誤差單位 tick */ volatile float g_integral 0.0f; /* PI 積分項 */ volatile float g_freq_out 1000.0f; /* NCO 輸出頻率 */ volatile float g_kp 0.2f; /* 比例系數(shù)先調(diào)這個 */ volatile float g_ki 2.0f; /* 積分系數(shù)鎖定后加 */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM2) { /* 第一步測頻讀捕獲值并算周期 */ uint32_t cnt __HAL_TIM_GET_COUNTER(htim2); uint32_t period (cnt - g_last_cnt) 0xFFFF; g_last_cnt cnt; if (period 0) { g_freq_in 1000000.0f / (float)period; } /* 第二步鑒相讀取 NCO 相位 */ uint32_t nco_phase __HAL_TIM_GET_COUNTER(htim3); uint32_t nco_period __HAL_TIM_GET_AUTORELOAD(htim3) 1; /* 期望輸入上升沿對齊 NCO 周期的起點誤差是 (0 - nco_phase) */ uint32_t err_raw (0 - nco_phase) 0xFFFF; if (err_raw (nco_period / 2)) { err_raw err_raw - nco_period; /* 映射到 (-半周期, 半周期] */ } g_phase_err (float)err_raw; /* 第三步PI 控制器輸出頻率修正量 */ g_integral g_ki * g_phase_err; if (g_integral 5000.0f) g_integral 5000.0f; if (g_integral -5000.0f) g_integral -5000.0f; float df g_kp * g_phase_err g_integral; /* 第四步更新 NCO 頻率 */ g_freq_out g_freq_in df; if (g_freq_out 100.0f) g_freq_out 100.0f; if (g_freq_out 20000.0f) g_freq_out 20000.0f; uint32_t arr (uint32_t)(1000000.0f / g_freq_out) - 1; if (arr 10) arr 10; /* 防止 ARR 過小導致異常 */ __HAL_TIM_SET_AUTORELOAD(htim3, arr); } }這段代碼有三處容易看錯的地方。一是相位誤差符號err_raw 是“期望相位減當前相位”如果 err_raw 為正說明 NCO 落后了此時 PI 輸出正的頻率修正量ARR 減小NCO 周期變短相位追趕上來負反饋方向正確。二是 err_raw 到對稱區(qū)間的映射當 NCO 落后超過半個周期時把它減掉一整周期相當于從另一個方向追避免環(huán)路繞遠路。三是 PI 系數(shù)沒有歸一化g_kp 的單位是“頻率修正量/相位誤差 tick”換了一個輸入頻率范圍后需要重新整定這是我后面要說的邊界。代碼里直接用__HAL_TIM_GET_COUNTER(htim3)讀取 TIM3 的 CNT 作為相位前提是 TIM3 工作在向上計數(shù)模式輸出 PWM 的頻率由 ARR 決定。ARR 變化時 NCO 周期同步變化所以相位誤差的單位tick在不同頻率下對應的電角度不同。嚴格來說應該按“相位角度”歸一化后再進 PI但工程上只要頻率不跨量級變化這種簡化沒問題。如果應用需要寬頻段我會把它改成 32 位相位累加器方案誤差單位恒定是角度環(huán)路參數(shù)不隨頻率漂移。5. 調(diào)試與避坑頻率測量和相位鎖定最容易翻車的五個地方5.1 捕獲計數(shù)值突然跳變毛刺與輸入濾波現(xiàn)象頻率顯示穩(wěn)定在 1kHz 左右但偶爾冒出一個 5kHz 或 200Hz 的異常值用示波器看波形卻是干凈的方波。原因大概率是輸入信號在上升沿附近有窄毛刺或者信號源與 STM32 共地不良導致邊沿被觸發(fā)兩次或提前觸發(fā)。解決路徑先在示波器上用更快的時基看上升沿細節(jié)確認是否存在振鈴然后配置 ICFilter 字段代碼里把 sConfigIC.ICFilter 設為 6 到 8同時把 ICPrescaler 設為 TIM_ICPSC_DIV2 降低采樣頻率毛刺寬度小于采樣窗口的會被濾掉。極端的現(xiàn)場環(huán)境里我會在信號輸入腳加一個 RC 低通或施密特觸發(fā)器整形。5.2 相位鎖定后靜態(tài)相差不為零現(xiàn)象示波器雙通道同時看輸入信號和 NCO 輸出兩個波形頻率一致、形狀一致但就是差一個固定角度怎么調(diào) Kp 都消不掉。原因如果你的環(huán)路里 PI 積分項沒有真正參與或者積分限幅太早進入飽和它就退化成只有比例控制的一型環(huán)路。一型環(huán)路對頻率階躍輸入天然存在穩(wěn)態(tài)相差因為只有靠這個相位差才能產(chǎn)生維持頻率差所需要的控制量。解決確認 Ki 不是 0并且積分限幅要放寬到不至于在正常工作時飽和如果已經(jīng)在用 PI 還有相差檢查相位誤差符號是否反了符號反了會表現(xiàn)為輸出頻率一直在輸入頻率附近振蕩而不是恒定的相位差。5.3 PI系數(shù)一調(diào)大環(huán)路就振蕩現(xiàn)象Kp 從 0.2 加到 0.8 后NCO 輸出頻率開始周期性起伏示波器上看到相位誤差在不斷正負擺蕩幅度越來越大。原因環(huán)路帶寬隨 Kp 和 Ki 同步增大當帶寬接近輸入采樣頻率的某比例后相位裕度耗盡系統(tǒng)臨界穩(wěn)定甚至不穩(wěn)定。數(shù)字鎖相環(huán)的輸入采樣率就是輸入信號的頻率信號頻率越低可用環(huán)路帶寬越小。解決一是降低 Kp 和 Ki按先比例后積分的順序調(diào)二是對相位誤差做一階低通濾波相當于在環(huán)路里加一個高頻衰減極點三是檢查中斷里是否做了太多浮點運算導致相位誤差更新不及時這一步影響很大。我實際遇到過一次把頻率換算從中斷挪到主循環(huán)后就穩(wěn)定了。5.4 高頻信號下捕獲溢出與ARR越界現(xiàn)象輸入頻率從 1kHz 往上調(diào)到 50kHz 附近時周期值突然變得很小且跳動100kHz 時直接亂套。原因計數(shù)時鐘 1MHz 時50kHz 信號周期只有 20 個 tick量化誤差已經(jīng)達到 5%幾 MHz 信號一個周期連 1 個 tick 都不到CNT 可能連續(xù)兩次捕獲到同一個值。解決高頻段把定時器預分頻降為零使用 72MHz 計數(shù)時鐘如果仍然不夠就要切換到外部時鐘計數(shù)模式或者用定時器級聯(lián)擴展計數(shù)器位寬。另一個隱蔽問題是 ARR 更新到很小值后如果 NCO 的 ARR 設成了 1 或 0定時器行為異常。代碼里專門加了一個if (arr 10) arr 10;的保護就是為這個坑準備的。5.5 相位誤差在0與滿量程之間跳變環(huán)形回繞的坑現(xiàn)象鎖相環(huán)鎖定后輸出頻率偶爾抖一下監(jiān)控 g_phase_err 發(fā)現(xiàn)它在 0 附近和 65535 附近來回跳。原因相位誤差表達式(0 - nco_phase) 0xFFFF本身是正確的環(huán)形運算但如果直接用這個原始值進 PI當 nco_phase 在 0 左右時誤差會在 0 和 65535 之間來回橫跳PI 輸出隨之大幅波動。解決誤差必須映射到對稱區(qū)間(-半周期, 半周期]也就是前面代碼里的那一段判斷。這是一個典型的“看起來正確、實際會翻車”的邊界情況不做對稱映射環(huán)路永遠鎖不穩(wěn)。6. 進階驗證用DAC把環(huán)路狀態(tài)拉出來看調(diào)鎖相環(huán)最難受的地方是中斷里跑的變量看不見摸不著。我常用的做法是讓一個空閑 DAC 通道實時輸出 g_phase_err 或 g_freq_out示波器探頭夾在 DAC 引腳上就能直觀看到環(huán)路的捕獲過程和穩(wěn)態(tài)表現(xiàn)。相位誤差映射成電壓后鎖定狀態(tài)下是一條平的直線收斂過程是一個衰減振蕩曲線這樣的信息比任何串口打印都直觀。/* DAC 輸出相位誤差范圍 ±1000 tick 映射到 0~3.3V */ void Update_DAC_Output(void) { float voltage (g_phase_err 1000.0f) / 2000.0f * 3.3f; if (voltage 0.0f) voltage 0.0f; if (voltage 3.3f) voltage 3.3f; uint16_t dac_val (uint16_t)(voltage / 3.3f * 4095.0f); HAL_DAC_SetValue(hdac, DAC_CHANNEL_1, DAC_ALIGN_12B_R, dac_val); }DAC 更新代碼放在主循環(huán)里就行頻率不需要太快因為環(huán)路本身也就幾百 Hz 量級。做完這一步后做兩個現(xiàn)場測試一是頻率階躍測試用信號發(fā)生器把輸入從 1kHz 突然切到 1.2kHz觀察 DAC 波形的收斂時間和超調(diào)量二是相位跳變測試在信號源上加一個固定相移突變觀察相位誤差能否在一個周期內(nèi)回中。這兩個測試能定量驗證環(huán)路參數(shù)是否合理。我自己的教訓是每次改完 Kp/Ki都先跑相位跳變測試看收斂軌跡而不是直接在真實負載上試因為負載端的異常抖動很難分清是環(huán)路問題還是機械問題。這套方法幫我少走了很多彎路希望幫到你。本文還有配套的精品資源點擊獲取