說(shuō)實(shí)話這幾年接觸了不少想入門FPGA的朋友如果你問(wèn)哪個(gè)項(xiàng)目能一口氣把Verilog的核心基本功串起來(lái)我通常會(huì)推薦電子密碼鎖。這個(gè)項(xiàng)目看著不起眼卻把矩陣鍵盤掃描、按鍵消抖、狀態(tài)機(jī)設(shè)計(jì)、動(dòng)態(tài)顯示刷新、外設(shè)控制這些數(shù)字邏輯里的硬骨頭全部放在了一個(gè)具體場(chǎng)景里。今天要分享的就是這樣一個(gè)基于Verilog的FPGA密碼鎖工程核心交互是通過(guò)4x4矩陣鍵盤輸入按鍵值在待機(jī)狀態(tài)下連續(xù)輸入12進(jìn)入修改密碼功能整個(gè)工程從模塊劃分、狀態(tài)機(jī)設(shè)計(jì)到仿真上板我按實(shí)際開(kāi)發(fā)順序完整講一遍。1. 密碼鎖整體功能設(shè)計(jì)與方案選型1.1 功能清單與用戶交互流程先把功能需求列清楚。這個(gè)工程模擬的是日常使用的電子密碼鎖核心功能是上電后處于鎖定狀態(tài)用戶通過(guò)矩陣鍵盤輸入6位密碼輸入完成后按確認(rèn)鍵觸發(fā)校驗(yàn)密碼正確進(jìn)入解鎖狀態(tài)密碼錯(cuò)誤則蜂鳴器報(bào)警并累計(jì)錯(cuò)誤次數(shù)連續(xù)錯(cuò)誤達(dá)到3次系統(tǒng)鎖定一段時(shí)間。修改密碼的入口就是標(biāo)題里說(shuō)的輸入12在待機(jī)狀態(tài)下先按數(shù)字1緊接著按數(shù)字2系統(tǒng)識(shí)別到這個(gè)組合指令后進(jìn)入修改密碼模式。完整的用戶交互流程大致如下系統(tǒng)上電默認(rèn)密碼為000000顯示界面提示待機(jī)。在待機(jī)狀態(tài)輸入12進(jìn)入修改密碼模式如果輸入的是其他數(shù)字則當(dāng)作密碼輸入的開(kāi)始。修改密碼時(shí)先要求輸入原密碼驗(yàn)證身份驗(yàn)證通過(guò)后再輸入新密碼并且新密碼需要連續(xù)輸入兩遍兩次一致才真正寫(xiě)入存儲(chǔ)。正常密碼輸入以#鍵確認(rèn)*鍵可以清除當(dāng)前輸入內(nèi)容。密碼校驗(yàn)通過(guò)后進(jìn)入開(kāi)鎖狀態(tài)綠色指示燈點(diǎn)亮數(shù)碼管顯示OPEN此時(shí)按下*可以重新鎖定。密碼校驗(yàn)失敗紅色指示燈閃爍蜂鳴器長(zhǎng)鳴錯(cuò)誤計(jì)數(shù)加一連續(xù)三次錯(cuò)誤進(jìn)入鎖定狀態(tài)30秒內(nèi)不接受任何輸入。這個(gè)流程覆蓋了FPGA入門階段最常用的幾個(gè)外設(shè)交互方式也把狀態(tài)機(jī)的狀態(tài)遷移玩明白了。很多教程里的密碼鎖只做校驗(yàn)不解鎖或者只解鎖不能改密其實(shí)是不完整的。加上12改密這個(gè)入口后狀態(tài)機(jī)至少要多出驗(yàn)證原密碼輸入新密碼確認(rèn)新密碼三個(gè)子狀態(tài)復(fù)雜度上來(lái)了但學(xué)習(xí)價(jià)值也上來(lái)了。1.2 為什么不用單片機(jī)而用FPGA做這件事用單片機(jī)做密碼鎖可能幾十行C代碼就搞定了為什么還要在FPGA上用Verilog重寫(xiě)一遍這個(gè)問(wèn)題幾乎每個(gè)做這個(gè)項(xiàng)目的人都會(huì)問(wèn)。我的看法是這個(gè)項(xiàng)目在工程上確實(shí)不是最優(yōu)解但在學(xué)習(xí)上是很好的訓(xùn)練場(chǎng)。FPGA和單片機(jī)最本質(zhì)的區(qū)別是硬件并行性。單片機(jī)是順序執(zhí)行指令按鍵掃描、顯示刷新、蜂鳴器控制都靠CPU輪流處理一旦任務(wù)多了就會(huì)出現(xiàn)實(shí)時(shí)性問(wèn)題FPGA則是每個(gè)模塊都在獨(dú)立運(yùn)行鍵盤掃描模塊在跑的時(shí)候數(shù)碼管動(dòng)態(tài)掃描也在跑狀態(tài)機(jī)也在跑它們之間通過(guò)信號(hào)握手和時(shí)序配合協(xié)同工作。這種多個(gè)硬件電路同時(shí)工作的思維方式只有在FPGA上才能體會(huì)到。另一個(gè)原因是密碼鎖的核心邏輯非常適合用狀態(tài)機(jī)表達(dá)。輸入密碼、校驗(yàn)、開(kāi)鎖、修改密碼這本身就是一個(gè)典型的有限狀態(tài)機(jī)模型。在Verilog里用三段式狀態(tài)機(jī)實(shí)現(xiàn)代碼結(jié)構(gòu)清晰綜合后的硬件電路也對(duì)應(yīng)真實(shí)的寄存器、組合邏輯和輸出邏輯。把這個(gè)工程的FSM寫(xiě)穩(wěn)了后續(xù)做串口協(xié)議、以太網(wǎng)控制等復(fù)雜邏輯狀態(tài)機(jī)的設(shè)計(jì)范式都是一脈相承的。1.3 頂層信號(hào)與模塊劃分工程采用自頂向下的設(shè)計(jì)方式頂層模塊只做信號(hào)連接不寫(xiě)具體邏輯。頂層輸入輸出信號(hào)如下表所示信號(hào)名方向位寬功能說(shuō)明clk_50minput1系統(tǒng)時(shí)鐘50MHzrst_ninput1異步復(fù)位低有效rowoutput4矩陣鍵盤行輸出低電平掃描colinput4矩陣鍵盤列輸入讀取按鍵狀態(tài)segoutput8數(shù)碼管段碼輸出seg_seloutput6數(shù)碼管位選輸出動(dòng)態(tài)掃描led_openoutput1開(kāi)鎖狀態(tài)指示led_erroutput1錯(cuò)誤狀態(tài)指示beepoutput1蜂鳴器控制模塊劃分上我拆成了四個(gè)核心模塊再加一個(gè)頂層key_scan矩陣鍵盤掃描模塊產(chǎn)生行掃描信號(hào)讀取列信號(hào)輸出鍵值。key_debounce按鍵消抖模塊消除機(jī)械按鍵的抖動(dòng)毛刺。ctrl_fsm主控制狀態(tài)機(jī)負(fù)責(zé)密碼校驗(yàn)、指令識(shí)別、修改密碼流程控制。display_driver數(shù)碼管動(dòng)態(tài)掃描驅(qū)動(dòng)根據(jù)狀態(tài)機(jī)輸出顯示不同內(nèi)容。beep_driver蜂鳴器控制模塊管理提示音和報(bào)警音。異步復(fù)位的設(shè)計(jì)要特意講一下。絕大多數(shù)FPGA工程都用rst_n做低有效復(fù)位復(fù)位信號(hào)進(jìn)來(lái)了所有寄存器和狀態(tài)機(jī)回到初始狀態(tài)。密碼存儲(chǔ)寄存器也在復(fù)位時(shí)加載默認(rèn)密碼000000。這個(gè)設(shè)計(jì)保證了系統(tǒng)任何時(shí)候掉電重啟都能回到一個(gè)確定的起點(diǎn)不會(huì)出現(xiàn)上電后狀態(tài)機(jī)處于未知狀態(tài)的情況。2. 矩陣鍵盤輸入鏈路掃描、消抖與指令識(shí)別2.1 4x4矩陣鍵盤掃描原理矩陣鍵盤用4根行線和4根列線組成4x4的按鍵陣列共16個(gè)按鍵。它的原理就是分時(shí)掃描把4根行線依次拉低然后讀取4根列線的電平哪根列線被拉低了就說(shuō)明當(dāng)前行和該列交叉位置上的按鍵被按下。舉個(gè)例子如果把第0行拉低即row輸出0111其他行都輸出高電平此時(shí)去讀col如果col變成1101說(shuō)明第0行第1列交叉處的按鍵被按下了。把行列編碼組合起來(lái)就能得到唯一的鍵值。常見(jiàn)的鍵值布局如下行列位置鍵值行列位置鍵值第0行第0列1第2行第0列7第0行第1列2第2行第1列8第0行第2列3第2行第2列9第0行第3列A第2行第3列C第1行第0列4第3行第0列*第1行第1列5第3行第1列0第1行第2列6第3行第2列#第1行第3列B第3行第3列D掃描頻率不能太高也不能太低。太高了按鍵按下時(shí)間的采樣次數(shù)很多但是浪費(fèi)資源太低了可能漏掉快速短按。我一般讓掃描周期在1~2ms左右結(jié)合消抖模塊一起工作。注意一點(diǎn)矩陣鍵盤掃描本身是一個(gè)持續(xù)進(jìn)行的循環(huán)過(guò)程不是按一次只掃一次而是每時(shí)每刻都在輪詢這樣才能保證按鍵按下時(shí)第一時(shí)間被捕獲。2.2 按鍵消抖模塊的實(shí)現(xiàn)與分析機(jī)械按鍵按下和松開(kāi)的瞬間觸點(diǎn)會(huì)因?yàn)槲锢韽椞a(chǎn)生一串毛刺信號(hào)持續(xù)時(shí)間一般幾毫秒到十幾毫秒。如果不做消抖一次按鍵會(huì)被識(shí)別成多次表現(xiàn)出來(lái)就是按1跳出來(lái)好幾個(gè)1。消抖的思路很簡(jiǎn)單對(duì)輸入信號(hào)連續(xù)采樣只有信號(hào)穩(wěn)定一段時(shí)間后才認(rèn)為按鍵狀態(tài)有效。我習(xí)慣用邊沿檢測(cè)加延時(shí)確認(rèn)的寫(xiě)法先對(duì)輸入信號(hào)打兩拍消除亞穩(wěn)態(tài)然后用計(jì)數(shù)器判斷電平是否穩(wěn)定了足夠長(zhǎng)的時(shí)間。50MHz時(shí)鐘下20ms對(duì)應(yīng)的計(jì)數(shù)值是1_000_000所以消抖計(jì)數(shù)器位寬至少20位。module key_debounce( input wire clk, input wire rst_n, input wire key_in, output reg key_out ); parameter CNT_MAX 20d1_000_000; // 50MHz時(shí)鐘下約20ms reg [19:0] cnt; reg key_tmp1, key_tmp2; always (posedge clk or negedge rst_n) begin if (!rst_n) begin key_tmp1 1b0; key_tmp2 1b0; end else begin key_tmp1 key_in; key_tmp2 key_tmp1; end end always (posedge clk or negedge rst_n) begin if (!rst_n) begin cnt 20d0; key_out 1b0; end else begin if (key_tmp1 ! key_tmp2) begin cnt 20d0; end else if (cnt CNT_MAX) begin cnt cnt 1b1; if (cnt CNT_MAX - 1) key_out key_tmp1; end end end endmodule這個(gè)模塊對(duì)每個(gè)按鍵輸入信號(hào)單獨(dú)做消抖所以矩陣鍵盤的8根行列線不能直接塞進(jìn)來(lái)而是要結(jié)合掃描狀態(tài)來(lái)判斷。更常見(jiàn)的做法是掃描模塊先通過(guò)行列狀態(tài)計(jì)算出某個(gè)按鍵的原始觸發(fā)信號(hào)把這個(gè)觸發(fā)信號(hào)送給消抖模塊消抖穩(wěn)定后再作為有效按鍵脈沖交給狀態(tài)機(jī)。我在工程里就是這樣處理的key_scan模塊只負(fù)責(zé)判斷哪個(gè)鍵被按下輸出一個(gè)高電平脈沖key_debounce模塊負(fù)責(zé)把這個(gè)脈沖濾掉抖動(dòng)變成干凈的鍵值。2.3 鍵值編碼與12組合指令偵測(cè)鍵值編碼就是把行列掃描結(jié)果映射成具體的數(shù)字和功能鍵。我在key_scan模塊中用一個(gè)case語(yǔ)句完成映射同時(shí)輸出一個(gè)key_valid信號(hào)告訴后續(xù)模塊當(dāng)前鍵值有效。這個(gè)key_valid是脈沖信號(hào)持續(xù)一個(gè)時(shí)鐘周期方便狀態(tài)機(jī)在上升沿采樣。輸入12修改密碼這個(gè)指令不能簡(jiǎn)單理解成檢測(cè)到1就進(jìn)改密模式那樣太容易誤觸發(fā)了。我的處理方式是在待機(jī)狀態(tài)下?tīng)顟B(tài)機(jī)首先進(jìn)入一個(gè)指令等待子狀態(tài)。此時(shí)如果收到鍵值1并不立刻當(dāng)作密碼的第一位而是進(jìn)入一個(gè)臨時(shí)的等待第二個(gè)鍵狀態(tài)記錄按鍵序列的前綴。如果緊接著收到的鍵值確實(shí)是2才真正進(jìn)入修改密碼模式如果收到的是其他鍵值就把剛才那個(gè)1當(dāng)作密碼輸入的第一位同時(shí)轉(zhuǎn)入正常的密碼輸入狀態(tài)。// 待機(jī)狀態(tài)下的指令偵測(cè)邏輯示意 S_IDLE: begin if (key_valid key_value 4d1) next_state S_CMD_WAIT; // 收到1先別急著當(dāng)密碼位 else if (key_valid key_value 4hF) // 其他鍵按密碼首位處理 next_state S_PWD_INPUT; end S_CMD_WAIT: begin if (key_valid key_value 4d2) next_state S_CHG_VERIFY; // 連續(xù)收到12進(jìn)入修改密碼 else if (key_valid) next_state S_PWD_INPUT; // 不是2回到密碼輸入流程 end這種設(shè)計(jì)在真實(shí)使用中非常重要。如果密碼恰好以1開(kāi)頭用戶輸入第一個(gè)1就被強(qiáng)行帶走整個(gè)密碼輸入流程就亂了。所以工程里把12當(dāng)成一個(gè)組合指令放在待機(jī)狀態(tài)單獨(dú)偵測(cè)這個(gè)邏輯在仿真時(shí)一定要專門寫(xiě)測(cè)試用例覆蓋到。3. 核心狀態(tài)機(jī)與修改密碼邏輯3.1 三段式狀態(tài)機(jī)把流程控制變成硬件思維整個(gè)密碼鎖最核心的部分是主控制狀態(tài)機(jī)我建議用三段式寫(xiě)法第一個(gè)always塊負(fù)責(zé)狀態(tài)寄存器更新第二個(gè)always塊負(fù)責(zé)組合邏輯決定次態(tài)跳轉(zhuǎn)第三個(gè)always塊負(fù)責(zé)根據(jù)當(dāng)前狀態(tài)產(chǎn)生輸出信號(hào)。為什么分三段而不是一段式一段式把狀態(tài)跳轉(zhuǎn)和輸出邏輯寫(xiě)在一起代碼短但是狀態(tài)遷移和輸出之間互相耦合改一處容易帶崩另一處而且輸出的組合邏輯容易產(chǎn)生毛刺。三段式里狀態(tài)更新是純粹的時(shí)序邏輯次態(tài)判斷是純組合邏輯輸出邏輯可以做成寄存器輸出時(shí)序更干凈排查問(wèn)題也方便。做復(fù)雜狀態(tài)機(jī)的時(shí)候三段式的優(yōu)勢(shì)會(huì)非常明顯。3.2 狀態(tài)定義與跳轉(zhuǎn)關(guān)系這個(gè)工程的狀態(tài)定義如下?tīng)顟B(tài)名含義說(shuō)明S_IDLE待機(jī)狀態(tài)系統(tǒng)空閑偵測(cè)12指令或密碼輸入S_CMD_WAIT指令等待狀態(tài)已經(jīng)收到1等待確認(rèn)下一個(gè)鍵是否為2S_PWD_INPUT密碼輸入狀態(tài)允許輸入6位密碼顯示輸入進(jìn)度S_CHECK密碼校驗(yàn)狀態(tài)用戶按下確認(rèn)鍵觸發(fā)比較邏輯S_OPEN開(kāi)鎖狀態(tài)密碼正確系統(tǒng)開(kāi)鎖S_ERR_WAIT錯(cuò)誤等待狀態(tài)密碼錯(cuò)誤提示等待下一次輸入S_LOCKED鎖定狀態(tài)連續(xù)3次錯(cuò)誤系統(tǒng)鎖定30秒S_CHG_VERIFY改密驗(yàn)證狀態(tài)修改密碼前先驗(yàn)證原密碼S_CHG_NEW1輸入新密碼狀態(tài)第一次輸入新密碼S_CHG_NEW2確認(rèn)新密碼狀態(tài)第二次輸入新密碼與第一次比較狀態(tài)跳轉(zhuǎn)的核心路徑S_IDLE在收到數(shù)字鍵后進(jìn)入S_PWD_INPUTS_PWD_INPUT輸入滿6位后按#進(jìn)入S_CHECKS_CHECK比較通過(guò)進(jìn)S_OPEN不通過(guò)進(jìn)S_ERR_WAITS_ERR_WAIT在錯(cuò)誤計(jì)數(shù)滿3次后進(jìn)S_LOCKED否則回到S_IDLE。修改密碼路徑是S_IDLE收到12后進(jìn)S_CHG_VERIFY驗(yàn)證原密碼通過(guò)后進(jìn)S_CHG_NEW1再進(jìn)S_CHG_NEW2兩次一致后寫(xiě)回密碼寄存器回到S_IDLE。關(guān)鍵的狀態(tài)跳轉(zhuǎn)代碼always (*) begin next_state current_state; case (current_state) S_IDLE: begin if (key_valid key_value 4d1) next_state S_CMD_WAIT; else if (key_valid key_value ! 4d2 key_value ! 4d1) next_state S_PWD_INPUT; end S_CMD_WAIT: begin if (key_valid key_value 4d2) next_state S_CHG_VERIFY; else if (key_valid) next_state S_PWD_INPUT; end S_PWD_INPUT: begin if (key_valid key_value 4hF) // # 確認(rèn)鍵 next_state S_CHECK; else if (key_valid key_value 4hE) // * 清除鍵 next_state S_PWD_INPUT; end S_CHECK: next_state pwd_match ? S_OPEN : S_ERR_WAIT; S_OPEN: begin if (key_valid key_value 4hE) next_state S_IDLE; end S_ERR_WAIT: next_state S_IDLE; S_LOCKED: begin if (lock_cnt 0) next_state S_IDLE; end S_CHG_VERIFY: begin if (key_valid key_value 4hF) next_state verify_ok ? S_CHG_NEW1 : S_IDLE; end S_CHG_NEW1: begin if (key_valid key_value 4hF) next_state S_CHG_NEW2; end S_CHG_NEW2: begin if (key_valid key_value 4hF) next_state S_IDLE; end default: next_state S_IDLE; endcase end代碼里三個(gè)狀態(tài)需要注意S_CMD_WAIT是不穩(wěn)定中間態(tài)它的存在時(shí)間只夠判斷下一個(gè)鍵值S_LOCKED中l(wèi)ock_cnt是30秒倒計(jì)時(shí)的計(jì)數(shù)器減到0才允許跳出S_CHG_NEW2中按下確認(rèn)鍵后要同時(shí)判斷兩次輸入是否一致一致才更新密碼寄存器。3.3 密碼校驗(yàn)與錯(cuò)誤計(jì)數(shù)邏輯密碼校驗(yàn)的位寬是6位十進(jìn)制數(shù)每一位對(duì)應(yīng)一個(gè)4位BCD碼所以密碼寄存器的總位寬是24位。用戶輸入的6位密碼也存在一個(gè)24位的臨時(shí)寄存器里。在S_CHECK狀態(tài)下比較這兩個(gè)24位寄存器是否相等同時(shí)清除輸入緩沖。always (posedge clk or negedge rst_n) begin if (!rst_n) begin err_cnt 3d0; end else if (current_state S_OPEN) begin err_cnt 3d0; end else if (current_state S_CHECK !pwd_match) begin if (err_cnt 3d2) err_cnt 3d0; // 進(jìn)入鎖定清零等待下次解鎖計(jì)數(shù) else err_cnt err_cnt 1b1; end end錯(cuò)誤計(jì)數(shù)為什么要單獨(dú)設(shè)計(jì)一個(gè)常見(jiàn)錯(cuò)誤是把連續(xù)3次錯(cuò)誤理解成只要錯(cuò)過(guò)一次等下次輸入時(shí)清零。實(shí)際上產(chǎn)品化的密碼鎖通常要求連續(xù)錯(cuò)誤計(jì)數(shù)如果中間有一次正確輸入計(jì)數(shù)就應(yīng)該清零。我在設(shè)計(jì)里把清零條件放在S_OPEN也就是只有成功開(kāi)鎖才清零這樣更加貼近真實(shí)需求。連續(xù)3次錯(cuò)誤后進(jìn)入S_LOCKED鎖定時(shí)間我設(shè)定為30秒。鎖定計(jì)數(shù)器的設(shè)計(jì)是以1秒為基準(zhǔn)30次計(jì)時(shí)結(jié)束后才退出鎖定狀態(tài)。1秒的基準(zhǔn)可以用50MHz時(shí)鐘分頻得到也可以用系統(tǒng)里已有的掃描時(shí)鐘倍頻注意復(fù)位和暫停邏輯要處理好。3.4 修改密碼流程的細(xì)節(jié)與二次確認(rèn)修改密碼流程看著簡(jiǎn)單實(shí)際實(shí)現(xiàn)時(shí)有一個(gè)特別容易忽略的點(diǎn)在S_CHG_NEW1輸入的新密碼和S_CHG_NEW2再輸入一次的新密碼要分別存放在兩個(gè)獨(dú)立的臨時(shí)寄存器里。如果共用一個(gè)寄存器第二次輸入就會(huì)把第一次覆蓋掉后面做一致性比較時(shí)兩次數(shù)值永遠(yuǎn)相等這個(gè)bug在仿真階段很難暴露上板測(cè)試才能發(fā)現(xiàn)。正確做法是定義兩份24位寄存器。S_CHG_NEW1狀態(tài)下按鍵值寫(xiě)入new_pwd_1S_CHG_NEW2狀態(tài)下按鍵值寫(xiě)入new_pwd_2。在S_CHG_NEW2按下確認(rèn)鍵時(shí)同時(shí)判斷new_pwd_1和new_pwd_2是否相等相等才把new_pwd_2賦給密碼存儲(chǔ)寄存器否則回到S_IDLE并給出報(bào)錯(cuò)提示。這里還有個(gè)交互設(shè)計(jì)問(wèn)題用戶在新密碼輸入過(guò)程中輸錯(cuò)了某一個(gè)數(shù)字怎么辦我的處理是*鍵做退格刪除每次按下刪除最后一位。這要求狀態(tài)機(jī)同時(shí)處理數(shù)字鍵追加確認(rèn)鍵結(jié)束刪除鍵回退三類輸入事件。實(shí)現(xiàn)上不復(fù)雜但對(duì)狀態(tài)機(jī)的健壯性要求提高了建議把刪除邏輯放在每個(gè)密碼輸入狀態(tài)里都處理一遍。3.5 密碼存儲(chǔ)方案與默認(rèn)密碼加載密碼存儲(chǔ)我用了一個(gè)24位寄存器pwd_reg復(fù)位時(shí)初始化為24h000000。為什么不用RAM因?yàn)槊艽a鎖只保存一個(gè)密碼寄存器完全夠用而且讀寫(xiě)邏輯清晰綜合后占用的邏輯資源也很少。RAM適合存儲(chǔ)大量數(shù)據(jù)用在這種場(chǎng)景反而增加復(fù)雜度。pwd_reg的更新只發(fā)生在兩個(gè)地方復(fù)位初始化和修改密碼成功時(shí)。修改密碼成功條件要寫(xiě)清楚——必須在S_CHG_NEW2狀態(tài)下且兩次輸入一致。這個(gè)寫(xiě)入條件如果漏掉狀態(tài)限制可能會(huì)出現(xiàn)狀態(tài)機(jī)還在S_CHG_NEW1時(shí)就把半截密碼寫(xiě)進(jìn)去的情況導(dǎo)致密碼變成亂碼。另外建議把pwd_reg的輸出單獨(dú)做一個(gè)pwd_match組合邏輯不要在每個(gè)狀態(tài)里直接比較。用assign pwd_match (input_pwd pwd_reg);統(tǒng)一處理狀態(tài)機(jī)只需要讀這個(gè)信號(hào)邏輯清晰也不容易出現(xiàn)比較條件寫(xiě)錯(cuò)的問(wèn)題。4. 數(shù)碼管顯示、蜂鳴器與LED反饋4.1 數(shù)碼管動(dòng)態(tài)掃描原理與段碼表六位數(shù)碼管顯示用了動(dòng)態(tài)掃描方式核心原理是人眼的視覺(jué)暫留效應(yīng)。六個(gè)數(shù)碼管共用8根段碼線如果同時(shí)點(diǎn)亮所有管子會(huì)顯示一模一樣的數(shù)字所以必須分時(shí)選通某一時(shí)刻只點(diǎn)亮一個(gè)位顯示這個(gè)位對(duì)應(yīng)的段碼然后迅速切換到下一位循環(huán)往復(fù)。當(dāng)切換頻率超過(guò)60Hz人眼看到的就是六個(gè)位同時(shí)穩(wěn)定顯示。真正的刷新頻率我一般做到1kHz以上也就是每個(gè)位每秒被刷新1000多次這樣不僅沒(méi)有閃爍感亮度也足夠平均。動(dòng)態(tài)掃描的核心是一個(gè)分頻計(jì)數(shù)器產(chǎn)生位選信號(hào)// 六位數(shù)碼管掃描位選 always (posedge clk or negedge rst_n) begin if (!rst_n) begin scan_cnt 16d0; end else if (scan_cnt 16d50000 - 1) begin scan_cnt 16d0; // 1kHz掃描基準(zhǔn) end else begin scan_cnt scan_cnt 1b1; end end always (*) begin case (scan_cnt[16:14]) // 實(shí)際需要用專門的掃描計(jì)數(shù)器 3d0: begin seg_sel 6b111110; end // 依次選通第0位到第5位 endcase end段碼表是按共陰數(shù)碼管或者共陽(yáng)數(shù)碼管來(lái)設(shè)計(jì)的這個(gè)千萬(wàn)不能搞混。工程里用的某學(xué)習(xí)板是共陰數(shù)碼管所以段碼是 08h3f18h06的寫(xiě)法。如果板子是共陽(yáng)段碼就要按位取反。上板前先讓一個(gè)數(shù)碼管顯示一個(gè)固定數(shù)字驗(yàn)證段碼表方向再繼續(xù)往下做別等全部寫(xiě)完再調(diào)試不然出了問(wèn)題都不知道是掃描時(shí)序錯(cuò)還是段碼錯(cuò)。4.2 狀態(tài)相關(guān)顯示內(nèi)容切換不同狀態(tài)下數(shù)碼管顯示的內(nèi)容完全不一樣。我在display_driver模塊里做了一個(gè)顯示數(shù)據(jù)選擇器根據(jù)當(dāng)前狀態(tài)選擇要顯示的四位數(shù)據(jù)源狀態(tài)顯示內(nèi)容說(shuō)明S_IDLE顯示------或默認(rèn)提示待機(jī)界面S_PWD_INPUT顯示輸入位數(shù)的*保護(hù)密碼隱私也可以顯示實(shí)際數(shù)字便于調(diào)試S_ERR_WAIT顯示Err錯(cuò)誤提示S_OPEN顯示OPEN開(kāi)鎖提示S_LOCKED顯示Lock鎖定提示修改密碼狀態(tài)顯示OldNewAgai等區(qū)分不同改密階段輸入密碼時(shí)顯示*還是顯示數(shù)字我在工程里留了一個(gè)調(diào)試開(kāi)關(guān)。正式演示時(shí)用星號(hào)調(diào)試時(shí)打開(kāi)開(kāi)關(guān)能看到實(shí)際輸入的數(shù)字排查按鍵映射問(wèn)題非常方便。這個(gè)開(kāi)關(guān)就是一個(gè)parameter仿真的時(shí)改成顯示數(shù)字上板演示時(shí)改成顯示星號(hào)不用改邏輯。4.3 蜂鳴器提示音與LED指示蜂鳴器分有源和無(wú)源兩種。有源蜂鳴器內(nèi)部有振蕩源通電就響直接給高電平就行無(wú)源蜂鳴器需要外部提供特定頻率的方波才能發(fā)聲但可以通過(guò)改變頻率發(fā)出不同音調(diào)。我用的學(xué)習(xí)板是無(wú)源蜂鳴器所以beep信號(hào)不能一直拉高而是要產(chǎn)生一個(gè)方波。提示音的設(shè)計(jì)按鍵按下時(shí)短響一下持續(xù)50ms密碼校驗(yàn)失敗時(shí)長(zhǎng)響1秒開(kāi)鎖成功時(shí)響兩下短音。這里就需要一個(gè)beep_driver模塊管理發(fā)聲的持續(xù)時(shí)間和節(jié)奏。實(shí)現(xiàn)思路是用狀態(tài)機(jī)和計(jì)數(shù)器beep_en信號(hào)來(lái)了計(jì)數(shù)器開(kāi)始計(jì)時(shí)同時(shí)在時(shí)鐘分頻下翻轉(zhuǎn)beep輸出產(chǎn)生1kHz左右的方波時(shí)長(zhǎng)到了就關(guān)閉輸出。LED指示相對(duì)簡(jiǎn)單開(kāi)鎖狀態(tài)點(diǎn)亮綠色LED錯(cuò)誤狀態(tài)讓紅色LED閃爍。閃爍效果可以在已有的1Hz分頻時(shí)鐘下控制LED翻轉(zhuǎn)。這里要提醒一點(diǎn)LED指示和數(shù)碼管顯示是配合工作的數(shù)碼管顯示OPEN的同時(shí)綠色的開(kāi)鎖LED必須同步點(diǎn)亮否則用戶感知會(huì)混亂。輸出邏輯統(tǒng)一在狀態(tài)機(jī)的第三個(gè)always塊生成就能保證一致性。5. 仿真驗(yàn)證與上板調(diào)試5.1 Testbench與模擬按鍵任務(wù)仿真階段的目標(biāo)是驗(yàn)證狀態(tài)機(jī)的所有路徑尤其要覆蓋12改密這個(gè)組合指令。我習(xí)慣在Testbench里把按鍵操作封裝成task這樣激勵(lì)代碼看起來(lái)像在描述操作步驟而不是一堆信號(hào)賦值。task press_num; input [3:0] val; begin // 模擬一次按鍵按下并消抖 key_valid 1b0; #20; key_value val; key_valid 1b1; #100; key_valid 1b0; #100; end endtask task press_ok; begin press_num(4hF); // # 確認(rèn)鍵 end endtask實(shí)際仿真時(shí)Testbench更常見(jiàn)的是直接驅(qū)動(dòng)ctrl_fsm模塊的輸入端口把key_valid和key_value當(dāng)作按鍵模塊處理后的結(jié)果這樣避開(kāi)矩陣鍵盤掃描時(shí)序?qū)Ｗ⒂跔顟B(tài)機(jī)驗(yàn)證。矩陣鍵盤掃描模塊的驗(yàn)證另寫(xiě)一個(gè)Testbench模擬行列信號(hào)的變化。仿真的關(guān)鍵路徑至少覆蓋正確密碼開(kāi)鎖、錯(cuò)誤密碼三次鎖定、12進(jìn)入改密、原密碼錯(cuò)誤拒絕改密、兩次新密碼不一致回退、修改密碼后使用新密碼成功開(kāi)鎖。這幾條路徑走通了功能上基本就沒(méi)有大問(wèn)題。5.2 仿真階段容易踩的時(shí)序坑第一個(gè)坑是狀態(tài)機(jī)沒(méi)有復(fù)位初始值。如果復(fù)位時(shí)current_state沒(méi)有明確賦值為S_IDLE仿真波形里就會(huì)出現(xiàn)X態(tài)導(dǎo)致整個(gè)狀態(tài)機(jī)亂跑。所有狀態(tài)寄存器、計(jì)數(shù)器、數(shù)據(jù)寄存器復(fù)位時(shí)一定要給確定值。第二個(gè)坑是組合邏輯的鎖存器推斷。寫(xiě)狀態(tài)機(jī)的第二個(gè)always塊時(shí)如果某條分支沒(méi)有覆蓋所有變量賦值綜合工具會(huì)推斷出鎖存器導(dǎo)致行為異常。避免的辦法是在case前先給所有信號(hào)賦默認(rèn)值next_state current_state;并且明確列出default分支。第三個(gè)坑是按鍵脈沖和時(shí)鐘沿的競(jìng)爭(zhēng)。我設(shè)計(jì)的key_valid是脈沖信號(hào)在Testbench里如果賦值和狀態(tài)機(jī)采樣沿完全對(duì)齊仿真可能看到0或1不確定。解決辦法是讓Testbench里的脈沖偏離時(shí)鐘沿比如在時(shí)鐘下降沿附近改變信號(hào)或者使用非阻塞賦值的時(shí)序。真實(shí)硬件里按鍵脈沖突發(fā)時(shí)間遠(yuǎn)大于一個(gè)時(shí)鐘周期不會(huì)出現(xiàn)這個(gè)問(wèn)題但仿真里必須處理。5.3 上板調(diào)試方法與引腳約束上板調(diào)試的第一步不是燒整個(gè)工程而是先燒一個(gè)最簡(jiǎn)單的點(diǎn)亮LED工程確認(rèn)板卡和下載鏈路正常。然后逐個(gè)驗(yàn)證外設(shè)先讓數(shù)碼管顯示固定數(shù)字驗(yàn)證段碼表再寫(xiě)一個(gè)掃描程序按矩陣鍵盤的鍵觀察鍵值是否正確最后才燒整體工程聯(lián)調(diào)。分段驗(yàn)證能大幅縮小出問(wèn)題的范圍。引腳約束是FPGA上板最容易出錯(cuò)的地方。矩陣鍵盤的8根線要分配到指定的IO管腳還必須確認(rèn)板卡原理圖上的行列定義。比如原理圖上某個(gè)位置標(biāo)著KEY_ROW0實(shí)際連接到FPGA的某個(gè)Bank某個(gè)引腳約束文件里就寫(xiě)對(duì)應(yīng)位置。行列定義反了會(huì)導(dǎo)致按鍵映射錯(cuò)亂可能的表象是按1出來(lái)的是5。這類問(wèn)題不需要改邏輯把約束里的行和列交換就行。調(diào)試內(nèi)部信號(hào)建議用FPGA自帶的邏輯分析儀抓取key_value、current_state、pwd_match這幾個(gè)關(guān)鍵信號(hào)配合按鍵操作觀察它們的變化是否符合預(yù)期。我遇到過(guò)的一個(gè)情況是數(shù)碼管顯示輸入位數(shù)的*數(shù)量總是不對(duì)邏輯分析儀一看發(fā)現(xiàn)狀態(tài)機(jī)確實(shí)收到了6個(gè)按鍵脈沖但第一個(gè)脈沖被當(dāng)成了指令前綴的1進(jìn)入S_CMD_WAIT后第二個(gè)鍵才真正開(kāi)始密碼輸入導(dǎo)致密碼位數(shù)少一位。這類問(wèn)題用仿真很難發(fā)現(xiàn)邏輯分析儀抓到真實(shí)時(shí)序立刻真相大白。5.4 硬件實(shí)測(cè)中的一次真實(shí)調(diào)整模擬項(xiàng)目X的實(shí)測(cè)過(guò)程中遇到過(guò)一個(gè)問(wèn)題修改完密碼后用新密碼開(kāi)鎖數(shù)碼管顯示密碼輸入確實(shí)按了6下但校驗(yàn)總是失敗。上板抓信號(hào)后發(fā)現(xiàn)S_CHG_NEW2狀態(tài)下第二次輸入密碼的存入邏輯和按鍵確認(rèn)邏輯產(chǎn)生了沖突按下#確認(rèn)的瞬間key_valid信號(hào)同時(shí)觸發(fā)了一次數(shù)字鍵存入結(jié)果把確認(rèn)鍵當(dāng)成了新增的一位數(shù)字密碼多了一位比較自然失敗。這個(gè)問(wèn)題的根因是輸入狀態(tài)的按鍵處理只判斷了數(shù)字鍵類別沒(méi)有把確認(rèn)鍵從數(shù)字鍵里分離出來(lái)。修復(fù)方式是檢查所有密碼輸入狀態(tài)必須同時(shí)判斷是否有效按鍵鍵值是否為確認(rèn)鍵兩個(gè)條件只有既有效又不是確認(rèn)鍵時(shí)才把數(shù)據(jù)存入緩沖區(qū)。這個(gè)改動(dòng)很小但暴露了狀態(tài)機(jī)設(shè)計(jì)時(shí)事件優(yōu)先級(jí)的重要性——確認(rèn)事件必須優(yōu)先于數(shù)據(jù)事件處理。6. 常見(jiàn)問(wèn)題與排查技巧實(shí)錄6.1 問(wèn)題速查表把開(kāi)發(fā)過(guò)程中容易遇到的問(wèn)題整理成表格方便大家對(duì)照排查現(xiàn)象可能原因排查方向按鍵按下去沒(méi)反應(yīng)行列信號(hào)接反、消抖時(shí)間過(guò)長(zhǎng)、key_valid沒(méi)接上用邏輯分析儀抓行列信號(hào)按鍵按一次識(shí)別兩次消抖模塊沒(méi)生效或消抖時(shí)間太短確認(rèn)key_out輸出不抖動(dòng)拉長(zhǎng)CNT_MAX數(shù)碼管顯示亂碼段碼表方向錯(cuò)、位選信號(hào)接錯(cuò)先讓固定位顯示固定值逐個(gè)排除密碼永遠(yuǎn)校驗(yàn)失敗位寬不一致、輸入緩沖沒(méi)清、比較時(shí)序錯(cuò)抓pwd_match信號(hào)確認(rèn)兩個(gè)24位值12進(jìn)入不了改密指令偵測(cè)狀態(tài)沒(méi)實(shí)現(xiàn)、S_CMD_WAIT被跳過(guò)看狀態(tài)機(jī)是否進(jìn)入S_CMD_WAIT修改密碼后老密碼還能開(kāi)新密碼寫(xiě)入條件沒(méi)限制在S_CHG_NEW2檢查pwd_reg的賦值條件蜂鳴器一直響有源無(wú)源選錯(cuò)、方波頻率沒(méi)控制好確認(rèn)蜂鳴器類型和驅(qū)動(dòng)方式6.2 排查方法論我的排查習(xí)慣是從現(xiàn)象往前倒推。比如密碼修改失敗先確認(rèn)是不是進(jìn)入了改密狀態(tài)再確認(rèn)原密碼驗(yàn)證是否通過(guò)然后是兩次輸入是否一致最后是寫(xiě)入條件是否觸發(fā)。每一步用邏輯分析儀抓對(duì)應(yīng)的狀態(tài)和信號(hào)就像沿著管道追溯水流一樣走到哪一段斷了故障點(diǎn)就在那一段。這里想特別強(qiáng)調(diào)一下把功能分段驗(yàn)證的重要性。整個(gè)工程在綜合前就拆成模塊逐個(gè)確認(rèn)鍵盤掃描模塊能否正確輸出鍵值、消抖模塊能否濾掉毛刺、狀態(tài)機(jī)在仿真里能否跑通所有路徑、顯示模塊能否正確刷出內(nèi)容。模塊邊界測(cè)試通過(guò)后再做聯(lián)調(diào)一般不會(huì)出現(xiàn)那種讓人摸不著頭腦的玄學(xué)問(wèn)題。6.3 幾個(gè)容易被忽略的設(shè)計(jì)細(xì)節(jié)第一個(gè)是密碼輸入緩沖區(qū)的清零時(shí)機(jī)。S_IDLE進(jìn)入密碼輸入前必須把上次輸入殘留的6位數(shù)據(jù)清零。如果不做這個(gè)動(dòng)作用戶上次輸入了4位就按了確認(rèn)密碼校驗(yàn)失敗后再進(jìn)入輸入狀態(tài)會(huì)導(dǎo)致緩沖區(qū)還是上一次的前4位加新輸入的部分內(nèi)容拼出來(lái)一個(gè)亂碼密碼。第二個(gè)是顯示刷新和狀態(tài)切換的同步問(wèn)題。狀態(tài)切換發(fā)生在時(shí)鐘沿顯示模塊讀取狀態(tài)值可能產(chǎn)生一個(gè)周期的延遲這是正常的。但如果顯示數(shù)據(jù)源切換導(dǎo)致某個(gè)瞬間看到上一位的數(shù)據(jù)需要在位選切換和段碼輸出之間加一拍寄存器打拍避免拖影現(xiàn)象。第三個(gè)是12指令的時(shí)效性。S_CMD_WAIT狀態(tài)如果沒(méi)有超時(shí)機(jī)制用戶按了1之后長(zhǎng)時(shí)間不按2狀態(tài)機(jī)就卡在等待狀態(tài)再也無(wú)法輸入密碼。我的處理是增加一個(gè)短延時(shí)計(jì)數(shù)器比如50ms內(nèi)沒(méi)有收到下一個(gè)有效按鍵就自動(dòng)把1當(dāng)作密碼第一位跳入密碼輸入狀態(tài)這樣既保留了組合指令又不會(huì)阻塞正常使用。第四個(gè)是復(fù)位按鍵的必要性。為了調(diào)試方便可以在頂層外加一個(gè)手動(dòng)復(fù)位按鍵強(qiáng)制讓整個(gè)系統(tǒng)回到初始狀態(tài)。這個(gè)按鍵在開(kāi)發(fā)階段幾乎不可或缺因?yàn)闋顟B(tài)機(jī)一旦進(jìn)入某個(gè)不可恢復(fù)的狀態(tài)不可能每次斷電重啟手動(dòng)復(fù)位最直接。正規(guī)設(shè)計(jì)中復(fù)位信號(hào)本身也要消抖否則可能出現(xiàn)復(fù)位不徹底的情況。最后一個(gè)值得說(shuō)的是代碼風(fēng)格。Verilog代碼的模塊化程度直接決定調(diào)試效率。每個(gè)模塊只做一件事接口信號(hào)用有意義的名字命名狀態(tài)機(jī)狀態(tài)名用全大寫(xiě)加前綴這樣邏輯分析儀里看到的信號(hào)名一目了然。我做這個(gè)密碼鎖時(shí)把所有模塊的端口都加上了注釋過(guò)了兩個(gè)月回頭看代碼還能快速上手這一點(diǎn)在工程上比炫技式寫(xiě)法重要得多。這個(gè)密碼鎖工程做完回頭看最有價(jià)值的不是能開(kāi)鎖這個(gè)結(jié)果而是把狀態(tài)機(jī)的設(shè)計(jì)方法從能跑通練到了穩(wěn)定可靠。后面做復(fù)雜的通信協(xié)議、數(shù)據(jù)處理流程時(shí)遇到多狀態(tài)多條件的分支控制第一反應(yīng)就是從狀態(tài)圖開(kāi)始畫(huà)起再落到三段式Verilog狀態(tài)機(jī)。對(duì)FPGA入門來(lái)說(shuō)這個(gè)項(xiàng)目是個(gè)很好的分水嶺它把語(yǔ)法知識(shí)、模塊劃分、時(shí)序概念、上板調(diào)試串成了一整條鏈路一旦全流程跑通過(guò)一次后面再碰其他項(xiàng)目心里就有底了。